第11章集成逻辑门电路和组合逻辑电路.ppt

单击以编辑,母版标题样式,单击以编辑母版文本样式,第二级,第三级,第四级,第五级,*,（下）,第,11,章 集成逻辑门电路和组合逻辑电路,电工技术与电子技术,南京工业大学信息学院,返回,第,11,章 集成逻辑门电路和组合逻辑电路,返回,后一页,11.2,逻辑函数化简,11.3,组合逻辑电路,11.4,常用的中规模组合逻辑功能器件,返回,前一页,后一页,2.,会分析和设计简单的组合逻辑电路。,理解加法器、编码器、译码器等常用组合逻,辑电路的工作原理和功能。,4.,学会数字集成电路的使用方法。,本章要求：,1.,会用逻辑代数的基本运算法则化简逻辑函数。,11.2,逻辑函数化简,逻辑代数（,又称布尔代数,），它是分析和,设计逻辑电路的数学工具。,虽然它和普通代,数一样也用字母表示变量，,但变量的取值只,有“,0”,，“,1”,两种，分别称为逻辑“,0”,和逻辑,“,1”,。,这里“,0”,和“,1”,并不表示数量的大小，,而是表示两种相互对立的逻辑状态。,逻辑代数所表示的是,逻辑关系,，而不,是,数量关系,。这是它与普通代数的本质,区别。,前一页,后一页,返回,1.,常量与变量的关系,还原律,A=A,A+A=A,重叠律,A A=A,.,互补律,A+A=1,A A=0,.,0-1,律,A+1=1,A 0=0,.,自等律,A+0=A,A 1=A,.,前一页,后一页,11.2.1,逻辑代数运算法则,2.,逻辑代数的基本运算法则,交换律,A+B=B+A,A B=B A,.,.,分配律,A (B+C)=A B+A C,.,.,.,A+(B C)=(A+B)(A+C),.,.,普通代数,不适用！,结合律,(A+B)+C=A+(B+C),(A B)C=A (B C),.,.,.,.,返回,A,B,B,A,A+B,A B,.,A B,.,A+B,0,0,0,1,1,0,1,1,1,1,1,0,0,1,0,0,前一页,后一页,A+1=1,A A=A,.,证,:,(A+B)(A+C),.,A+(B C)=(A+B)(A+C),.,.,反演律,A+B=A B,.,A B=A+B,.,1,1,0,00,0,0,0,1,1,1,1,1,1,0,0,列真值表证明：,返回,吸收律,(1)A+AB=A,(2)A(A+B)=A,前一页,后一页,证明,：,例如,：,(3)A(A+B)=AB,(4)A+AB=A+B,A+A=1,A+AB=A,被吸收,返回,(5)AB+AB=A,(6)(A+B)(A+B)=A,.,11.2.2,逻辑函数的表示方法,一、逻辑函数表达式的基本形式,前一页,后一页,返回,1,、“积之和”（与或）表达式,表达式中包含若干个“积”项，每个“积”项中可有一个或多个变量以原变量或反变量的形式出现的字母，所有“积”的“和”表示一个函数。如：,2,、“和之积”（或与）表达式,表达式中包含若干个“和”项，每个“和”项中可有一个或多个变量以原变量或反变量的形式出现的字母，所有“和”的“积”表示一个函数。如：,3,、一般表达式,如：,一般表达式可转换成“与或”表达式或者“或与”表达式。,最小项之和,在一个积项中，每个变量均以原变量或反变量的形式出现且只出现一次，则这个积项称为,最小项,。积项中的原变量记为,1,，反变量记为,0,。,任何表达式都可转换成最小项之和的形式。,二、逻辑函数表达式的标准形式,n,个变量则有,2,n,个最小项,以,三个变量为例，则有,8,个最小项，,编号,如下表：,最小项,编 号,m,0,m,1,m,2,m,3,m,4,m,5,m,6,m,7,最小项的性质在,输入变量的一组取值下有且只有一组取值为,1,；,任意两个最小项之积为,0,；,全体最小项之和为,1,。,上述表达式可简写为：,逻辑函数的最小项表达式,11.2.3,逻辑函数的化简,利用上述逻辑代数的基本公式，可对某些逻辑关系式进行运算和简化，,则可使用较少的逻辑门实现同样的逻辑功能。,从而可节省器件，降低成本，提高电路工作的可靠性。,前一页,后一页,=AB(C+C)+AB,=AB+AB,=B,返回,例,1,：,ABC,ABC,+,+,化简,Y=,AB,吸收,例,3:,化简,A B=A+B,.,前一页,后一页,例,2,：,证明：,AB+AC+BC=AB+AC,AB+AC+(A+A)BC,吸收,吸收,=AB+AC,左边,=,AB+ABC+AC+ACB,=,返回,11.3,组合逻辑电路的分析与设计,组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。,组合逻辑电路框图,X,1,X,n,X,2,Y,2,Y,1,Y,n,.,.,组合逻辑电路,输入,输出,前一页,后一页,返回,11.3.1,组合逻辑电路的分析,1.,由逻辑图写出输出端的逻辑表达式,2.,运用逻辑代数化简或变换,3.,列真值表,4.,分析逻辑功能,已知逻辑电路,确定,逻辑功能,分析步骤：,前一页,后一页,返回,Y,1,.,A,B,。,。,。,。,&,&,&,&,Y,Y,3,Y,2,例,1,：分析下图的逻辑功能,1.,写出逻辑表达式,Y=Y,2,Y,3,=A AB B AB,.,.,.,A B,.,.,A B,.,A,.,A B,.,B,前一页,后一页,返回,2.,应用逻辑代数化简,Y=A AB B AB,.,.,.,=A AB+B AB,.,.,=AB+AB,反演律,=A (A+B)+B (A+B),.,.,反演律,前一页,后一页,=A AB+B AB,.,.,返回,3.,列真值表,0,0,1,1,0,0,1,1,1,0,0,1,4.,分析逻辑功能,输入,相同,输出为,“,0”,，输入,相异,输出为,“,1”,，,称为,“异或”,逻辑关系。这种电路称,“异或”门Y=AB+AB,=A B,逻辑式,=1,A,B,Y,逻辑符号,前一页,后一页,返回,A,B,Y,1.,写出逻辑式,例,2,：分析下图的逻辑功能,。,.,&,。,。,&,。,1,。,1,.,B,A,Y,&,A B,.,Y=AB AB,.,A,B,A,B,=AB+AB,化简,前一页,后一页,返回,2.,列逻辑真值表,0,0,1,1,0,0,1,0,0,1,1,1,Y=AB+AB,3.,分析逻辑功能,输入,相同,输出为,“,1”,，输入,相异,输出为,“,0”,，称为,“,判一致电路,”,，可用于判断各输入端的状态是否相同。,前一页,后一页,返回,A,B,Y,例,3,：分析下图的逻辑功能,Y,1,.,B,A,&,C,写出逻辑式：,=AC+BC,A,1,0,1,A,Y=AC,BC,设：,C=1,前一页,封锁,打开,选通,A,信号,前一页,后一页,返回,例,3,：分析下图的逻辑功能,封锁,打开,B,0,Y,。,&,。,。,&,。,1,.,B,A,&,C,1,1,B,选通,B,信号,写出逻辑式：,=AC+BC,Y=AC,BC,设：,C=0,前一页,后一页,返回,11.3.2,组合逻辑电路的设计,根据逻辑功能要求,逻辑电路,设计,1.,由逻辑要求，列出逻辑真值表,2.,由逻辑真值表写出逻辑表达式,3.,简化和变换逻辑表达式,4.,画出逻辑图,设计步骤如下：,前一页,后一页,返回,例,1,：设计一个三变量奇偶检验器。,要求,:,当输入变量,A,、,B,、,C,中有奇数个同时为“,1”,时，输出为“,1”,，否则为“,0”,。,用“,与非,”门实现。,1.,列真值表,前一页,后一页,返回,A B C Y,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0,1,1,0,1,0,0,1,2.,写出逻辑表达式,前一页,后一页,取,Y=“1”,列逻辑式,若输入变量为“,1”,，则取输入变量本身,(,如,A),；,若输入变量为,“,0,”,则取其反变量,(,如,A),。,各组合之间,是“或”关系,在一种组合中，各输入变量之间是“与”关系,返回,A B C Y,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0,1,1,0,1,0,0,1,3.,画出逻辑图,0,1,1,0,0,1,1,1,1,1,&,&,&,&,&,0,0,0,1,0,1,1,1,0,1,1,1,前一页,后一页,返回,&,&,&,A,B,C,例,2:,某工厂有,A,、,B,、,C,三个车间和一个自备电站，站内有两台发电机,G,1,和,G,2,。,G,1,的容量是,G,2,的两倍。如果一个车间开工，只需,G,2,运行即可满足要求；如果两个车间开工，只需,G,1,运行，如果三个车间同时开工，则,G,1和,G,2,均需运行。试画出控制,G,1,和,G,2,运行的逻辑图。,前一页,后一页,设：,A,、,B,、,C,分别表示三个车间的开工状态：,开工为“,1”,，不开工为“,0”,；,G,1,和,G,2,运行为“,1”,，不运行为“,0”,。,1.,根据逻辑要求列真值表,首先假设逻辑变量、逻辑函数取,“,0,”,、,“,1,”,的含义。,返回,逻辑要求：如果一个车间开工，只需,G,2,运行即可满足要求；如果两个车间开工，只需,G,1,运行，如果三个车间同时开工，则,G,1,和,G,2,均需运行。,开工,“1”,不开工,“,0”,运行,“1”,不运行,“,0”,1.,根据逻辑要求列真值表,前一页后一页,1 0 1,0 0 1,0 1 0,0 1 1,1 0 0,1 1 0,1 1 1,0 0 0,0,1,1,1,0,0,1,0,0,0,0,1,1,1,0,1,返回,A B C G,1,G,2,2.,由真值表写出逻辑式,取,G=“1”,若输入变量为“,1”,则取输入变量本身,(,如,A),；,若输入变量为,“,0,”,则取其反变量,(,如,A),。,前一页,后一页,在一种组合中，各输入变量之间是“与”关系,各组合之间是“或”关系,返回,1 0 1,0 0 1,0 1 0,0 1 1,1 0 0,1 1 0,1 1 1,0 0 0,0,1,1,1,0,0,1,0,0,0,0,1,1,10,1,A B C G,1,G,2,3.,化简逻辑式,4.,用“与非”门构成逻辑电路,前一页,后一页,返回,加法器,前一页,后一页,加法器,:,实现二进制加法运算的电路,进位,如：,0 0,0 0,1,1,+,1,0,1,0,1,0,1,0,不考虑低位,来的进位,半加器实现,要考虑低位,来的进位,全加器实现,返回,1,、,半加器,前一页,后一页,半加：实现两个一位二进制数相加，不考虑来自低位的进位。,两个输入,A,B,表示两个同位相加的数,两个输出,S,C,表示半加和,表示向高位的进位,CO,A,B,S,C,逻辑符号：,半加器：,返回,半加器真值表,逻辑表达式,逻辑图,&,=1,.,.,A,B,S,C,前一页,后一页,返回,0 0,A B S C,0 0,0 1,1 0,1 1,1 0,1 0,0 1,2,、全加器,输入,A,i,表示两个同位相加的数,B,i,C,i-1,表示低位来的进位,输出,表示本位和,表示向高位的进位,C,i,S,i,全加：实现两个一位二进制数相加，且考虑来自低位的进位。,逻辑符号：,CO,A,i,B,i,C,i-1,S,i,C,i,CI,前一页,后一页,全加器：,返回,A,i,B,i,C,i-1,S,i,C,i,0 0,0 0,0 1,0 1,1 0,1 0,1 1,1 1,1.,列真值表,2.,写出逻辑式,前一页,后一页,返回,1 0,0 0,1 0,0 1,1 0,0 1,0 1,1 1,0,1,0,1,0,1,0,1,&,&,&,=1,1,.,.,.,.,.,.,A,i,C,i,S,i,C,i-1,B,i,逻辑图,CO,CO,1,A,i,B,i,C,i-1,S,i,C,i,半加器构成的全加器,前一页,后一页,返回,11.4,常用中规模集成组合逻辑功能器件,在数字电路中，常用的组合电路有加法器、译码器等。下面分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。,11.4.1,二进制并行加法器,引线排列图,74LS83,B,4,S,4,C,4,C,0,GND,B,1,A,1,S,1,1 2 3 4 5 6 7 8,A,4,S,3,A3,B,3,U,cc,S,2,B,2,A,2,16 15 14 13 12 11 10 9,内部由若干全加器级联而成，用来实现两个,四位,二进制数的加法。,如图连接以后可得两个四位二进制数加法结果为,C,4,S,4,S,3,S,2,S,1,5V,可以采用多片级联的方法实现多位加法运算。,例如：,两,片可构成,8,位二进制数加法。,74LS83,（二）,B,4,S,4,C,4,C,0,GND B,1,A,1,S,1,1 2 3 4 5 6 7 8,A,4,S,3,A,3,B,3,U,cc,S,2,B,2,A,2,16 15 14 13 12 11 10 9,74LS83,（一）,B,4,S,4C,4,C,0,GND B,1,A,1,S,1,1 2 3 4 5 6 7 8,A,4,S,3,A,3,B,3,U,cc,S,2,B,2,A,2,16 15 14 13 12 11 10 9,S,5,S,6,S,7,S,8,+5V,+5V,运算结果为：,C,8,S,8,S,7,S,6,S,5,S,4,S,3,S,2,S,1,11.4.2,译码器和数字显示,译码器是将代码的组合译成一个特定的输出信号的组合逻辑电路。,前一页,后一页,返回,一、二进制译码器,X,1,X,n,X,2,Y,2,Y,1,Y,2,n-1,.,.,二进制,译码器,二进制译码器一般原理图,二进制译码器具有,n,个,输入端，个输出端和一个使能端。当使能信号有效时，对应每一组输入只有一个输出端为有效电平，其余输出端为无效电平。,8,个,3,位,译码器,二进制代码,高低电平信号,3,位二进制译码器（,3,线,8,线译码器）,例：三位二进制译码器（输出高电平有效）,前一页,后一页,返回,输 入,A B C,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,0 0 0,1,0 0 0 0 0 0 0,0 0 1 0,1,0 0 0 0 0 0,0 1 0 0 0,1,0 0 0 0 0,0 1 1 0 0 0,1,0 0 0 0,1 0 0 0 0 0 0,1,0 0 0,1 0 1 0 0 0 0 0,1,0 0,1 1 0 0 0 0 0 0 0,1,0,1 1 1 0 0 0 0 0 0 0,1,输 出,真 值 表,写出逻辑表达式,Y,0,=A B C,Y,1,=A B C,Y,7,=A B C,Y,2,=A B C,Y,3,=A B C,Y,4,=A BC,Y,6,=A B C,Y,5,=A B C,前一页,后一页,返回,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,&,&,&,&,&,&,&,&,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,1,1,1,C,B,A,0 1 1,1 0 0,1,0,0,0,0,0,0,0,逻辑图,前一页,后一页,返回,74LS138,型,译码器,引线排列图,3/8,线译码器,A,、,B,、,C,是输入端,Y,0,Y,7,是输出端,G,1,、,G,2A,、,G,2B,是使能端,16 15 14 13 12 11 10 9,1 2 3 4 5 6 7 8,74LS138,A B C G,2A,G,2B,G,1,Y,7,GND,V,CC,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,74LS138,A B C G,1,G,2A,G,2B,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,74LS138,型,译码器,输 入,C B A,Y0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,0 0 0,0,1 1 1 1 1 1 1,0 0 1 1,0,1 1 1 1 1 1,0 1 0 1 1,0,1 1 1 1 1,0 1 1 1 1 1,0,1 1 1 1,1 0 0 1 1 1 1,0,1 1 1,1 0 1 1 1 1 1 1,0,1 1,1 1 0 1 1 1 1 1 1,0,1,1 1 1 1 1 1 1 1 1 1,0,输 出,真 值 表,G,1,=0,或,G,2,=1,输出均为高。,G,1,=1,G,2,=0,电路正常工作,3,8,线译码器,74138,的逻辑表达式,；器件不工作,；器件工作,G,1,1,和,G,2A,+G,2B,=0,同时满足，,Y,i,=m,i,(i=0,1,7),G,1,=1,和,G,2A,+G,2B,=0,不同时满足，,Y,i,=1(i=0,1,7),74LS138,型,译码器,1,、扩展,(4/16,线,),：见,P251,2,、构成,3,输入多输出的组合逻辑电路（加法器）：,Ci-1,B A,1 0 0,&,&,74LS138,A B C G,1,G,2A,G,2B,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,S,i,C,i,11.4.2,二,-,十进制,显示译码器,在数字电路中，常常需要把运算结果用,十进制显示出来，这就要用显示译码器。,二,十进制代码,译码器,驱动器,显示器,前一页,后一页,返回,。,。,。,。,。,。,。,.,a,b,c,d,e,f,g,共阴极接法,g,f,e,d,c,b,a,1.,半导体数码管,由七段发光二极管构成,例：,共阴极接法,a b c d e f g,0 1 1 0 0 0 0,1 1 0 1 1 0 1,g,f,e,d,c,b,a,g,f,e,d,c,b,a,低电平时发光,高电平时发光,。,.,。,a,b,c,d,e,f,g,共阳极接法,。,。,。,。,。,。,前一页,后一页,返回,2.,七段译码显示器,前一页,后一页,A,0,A,1,A,2,A,3,a,g,f,e,d,c,b,译码器,二,十进制代码,7,个,4,位,1,0,0,1,0,1,1,1,1,1,1,(,共阴极,),返回,七段显示译码器真值表,前一页,后一页,A,3,A,2,A,1,A,0,a b c d e f g,0 0 0 0 1 1 1 1 1 1 0 0,0 0 0 1 0 1 1 0 0 0 0 1,0 0 1 0 1 1 0 1 1 0 1 2,0 0 1 1 1 1 1 1 0 0 1 3,0 1 0 0 0 1 1 0 0 1 1 4,0 1 0 1 1 0 1 1 0 1 1 5,0 1 1 0 1 0 1 1 1 1 1 6,0 1 1 1 1 1 1 0 0 0 0 7,1 0 0 0 1 1 1 1 1 1 1 8,1 0 0 1 1 1 1 1 0 1 1 9,输 入,输 出,显示数码,七段显示译码器真值表,g,f,e,d,c,b,a,返回,常用译码电路,7448,及其与数码管的连接见,P253,作业：,11-7,（,3,）、,11-9,（,1,）,11-10,、,11-18,