chapter20门电路和组合逻辑电路.ppt

下一页,总目录,章目录,返回,上一页,第,20,章 门电路和组合逻辑电路,20.,1,脉冲信号,21.2,基本门电路及其组合,21.3,TTL,门电路,21,.,6 组合逻辑电路的分析与综合,21,.,5 逻辑代数,21.,4,MOS,门电路,21,.,7 加法器,21.,8,编码器,21.9 译码器和数字显示,21.,10,数据分配器和数据选择器,21.11 应用举例,1.,掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解,TTL,门电路、,CMOS,门电路的特点。,3.,会分析和设计简单的组合逻辑电路。,理解加法器、编码器、译码器等常用组合逻辑,电路的工作原理和功能。,5.,学会数字集成电路的使用方法。,本章要求：,2.,会用逻辑代数的基本运算法则化简逻辑函数。,第,20,章 门电路和组合逻辑电路,模拟信号：,随时间连续变化的信号,20.,1,脉冲信号,模拟信号,数字信号,电子电路中的信号,1.,模拟信号,正弦波信号,t,三角波信号,t,处理模拟信号的电路称为模拟电路,。,如整流电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。,在模拟电路中,，,晶体管三极管通常工作在放大区。,2,.,脉冲信号,是一种跃变信号，并且持续时间短暂。,尖顶波,t,矩形波,t,处理数字信号的电路称为数字电路,，它注重研究的是输入、输出信号之间的逻辑关系。,在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作用。,脉冲信号,正脉冲：,脉冲跃变后的值比初始值高,负脉冲：,脉冲跃变后的值比初始值低,如：,0,+3V,0,-3,V,正脉冲,0,+3V,0,-3,V,负脉冲,脉冲幅度,A,脉冲上升沿,t,r,脉冲周期,T,脉冲下降沿,t,f,脉冲宽度,t,p,脉冲信号的部分参数：,A,0.9,A,0.5,A,0.1,A,t,p,t,r,t,f,T,实际的矩形波,R,20.,2,晶体管的开关作用,1.,二极管的开关特性,导通,截止,相当于,开关断开,相当于,开关闭合,S,3V,0V,S,R,R,D,3V,0V,2.,三极管的开关特性,饱和,截止,3V,0V,u,O,0,相当于,开关断开,相当于,开关闭合,u,O,U,CC,+,U,CC,u,i,R,B,R,C,u,O,T,u,O,+,U,CC,R,C,E,C,u,O,+,U,CC,R,C,E,C,3V,0V,逻辑门电路是数字电路中最基本的逻辑元件。,所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。,门电路的输入和输出之间存在一定的逻辑关系,(,因果关系,),，所以门电路又称为,逻辑门电路,。,门电路的基本概念,基本逻辑关系为,“与”、“或”、“非”,三种。,下面通过例子说明逻辑电路的概念及,“与”、“或”、“非”,的意义。,220V,+,-,设：开关断开、灯不亮用逻辑“,0”,表示，开关闭合、灯亮用 逻辑“,1”,表示。,逻辑表达式,：,Y,=,A,B,1.“,与”逻辑关系,“与”,逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。,0,0,0,1,0,1,1,1,0,1,0,0,A,B,Y,B,Y,A,状态表,B,Y,220V,A,+,-,2.“,或”逻辑关系,“或”,逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。,逻辑表达式：,Y,=,A,+,B,真值表,0,0,0,1,1,1,1,1,0,1,1,0,A,B,Y,3.“,非”逻辑关系,“非”,逻辑关系是否定或相反的意思。,逻辑表达式：,Y,=,A,状态表,1,0,1,A,Y,0,Y,220V,A,+,-,R,由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。,20.3 分立元件逻辑门电路,门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。,门电路主要有：与门、或门、非门、与非门、或非门、异或门等。,20.3.1,门电路的概念,电平的高低一般用,“,1”,和,“,0”,两种状态区别，若规定,高电平为“,1”,，低电平为“,0”,则称为,正逻辑,。反之则称为,负逻辑,。若无特殊说明，均采用正逻辑。,1,0,0V,U,CC,高电平,低电平,20.,3.2,二极管“与”门电路,1.,电路,2.,工作原理,输入,A,、,B、C,全为高电平,“,1,”,，,输出,Y,为,“,1,”,。,输入,A,、,B、C,不全为,“,1,”,，,输出,Y,为,“,0,”,。,0V,0V,0V,0V,0V,3V,+,U,12V,R,D,A,D,C,A,B,Y,D,B,C,3V,3V,3V,0V,0,0,0,0,0,0,1,0,1,0,1,0,1,1,0,0,1,0,0,0,0,1,1,0,0,1,0,0,1,1,1,1,A,B,Y,C,“与”门逻辑状态表,0V,3V,20.,3.2,二极管“与”门电路,3.,逻辑关系：,“,与,”,逻辑,即：有,“,0”,出,“,0”,，,全,“,1”,出,“,1”,Y=A B C,逻辑表达式：,逻辑符号：,&,A,B,Y,C,0,0,0,0,0,0,1,0,1,0,1,0,1,1,0,0,1,0,0,0,0,1,1,0,0,1,0,0,1,1,1,1,A,B,Y,C,“与”门逻辑状态表,20.,3.3,二极管“或”门电路,1.,电路,0V,0V,0V,0V,0V,3V,3V,3V,3V,0V,0,0,0,0,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,1,A,B,Y,C,“或”门逻辑状态表,3V,3V,-,U,12V,R,D,A,D,C,A,B,Y,D,B,C,2.,工作原理,输入,A,、,B、C,全为低电平,“,0,”,，,输出,Y,为,“,0,”,。,输入,A,、,B、C,有一个为,“,1,”,，,输出,Y,为,“,1,”,。,20.,3.3,二极管“或”门电路,3.,逻辑关系,：,“,或,”,逻辑,即：有,“1”,出,“1”，,全,“0”,出,“0”,Y=A+B+C,逻辑表达式：,逻辑符号：,A,B,Y,C,1,0,0,0,0,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,1,A,B,Y,C,“或”门逻辑状态表,20.,3.4,三极管,“,非”门电路,+U,CC,-U,BB,A,R,K,R,B,R,C,Y,T,1,0,截止,饱和,逻辑表达式：,Y,=,A,“0”,1,0,“,1,”,1.,电路,“,0”,“1”,A,Y,“,非”,门逻辑状态表,逻辑符号,1,A,Y,“,与非,”,门电路,有,“,0”,出,“,1,”,，全,“,1”,出,“,0”,“与”门,&,A,B,C,Y,&,A,B,C,“与非”门,0,0,0,1,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,0,A,B,Y,C,“与非”门逻辑状态表,Y=A B C,逻辑表达式：,1,Y,“非”门,“,或非,”,门电路,有,“1”,出,“0,”，全,“0”,出,“1”,1,Y,“非”门,0,0,0,1,0,0,1,0,1,0,1,0,1,1,0,0,1,0,0,0,0,1,1,0,0,1,0,0,1,1,1,0,A,B,Y,C,“或非”门逻辑状态表,“或”门,A,B,C,1,“或非”门,Y,A,B,C,1,Y=A+B+C,逻辑表达式：,例：根据输入波形画出输出波形,A,B,Y,1,有,“,0”,出,“,0”,，,全,“,1”,出,“,1”,有,“,1”,出,“,1”,，,全,“,0”,出,“,0”,&,A,B,Y,1,1,A,B,Y,2,Y,2,20.,4,TTL,门电路,(,三极管,三极管逻辑门电路,),TTL,门电路是双极型集成电路，与分立元件相比，,具有速度快、可靠性高和微型化等优点,，目前分立元件电路已被集成电路替代。下面介绍集成“与非”门电路的工作原理、特性和参数。,输入级,中间级,输出级,20.,4.1,TTL“,与非”门电路,1.,电路,T,5,Y,R,3,R,5,A,B,C,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,E,2,E,3,E,1,B,等效电路,C,多发射极三极管,T,5,Y,R,3,R,5,A,B,C,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,“1”,(3.6V),(1,),输入全为高电平“,1”(3.6,V),时,2.,工作原理,4.3V,T,2,、T,5,饱和导通,钳位,2.1,V,E,结反偏,截止0”,(0.3V),负载电流（灌电流）,输入全高,“,1”,输出为低,“,0”,1V,T,5,Y,R,3,R,5,A,B,C,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,2.,工作原理,1V,T,2,、T,5,截止,负载电流（拉电流）,(2,),输入端有任一低电平“,0”(0.3,V),(0.3V),“1”,“0”,输入有低,“,0”,输出为高,“,1”,流过,E,结的电流为正向电流,V,Y,5-0.7-0.7,=3.6,V,5V,有“,0”,出“,1”,全“,1”,出“,0”,“,与非,”,逻辑关系,0,0,0,1,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,0,A,B,Y,C,“与非”门逻辑状态表,Y=A B C,逻辑表达式：,Y,&,A,B,C,“与非”门,(1,),电压传输特性：,输出电压,U,O,与,输入电压,U,i,的,关系。,C,D,E,3.,TTL“,与非”门特性及参数,电压传输特性,测试电路,0,1,2,3,1,2,3,4,U,i,/V,U,O,/V,&,+5V,U,i,U,o,V,V,A,B,A,B,C,D,E,(2),TTL“,与非”门的参数,电压传输特性,典型值,3.6,V，,2.4V,为合格,典型值,0.3,V，,0.4V,为合格,输出高电平电压,U,OH,输出低电平电压,U,OL,输出高电平,电压,U,OH,和输出低电平电压,U,OL,U,O,/V,0,1,2,3,1,2,3,4,U,i,/V,指一个“与非”门能带同类门的最大数目，它表示带负载的能力。对于,TTL“,与非”门,N,O,8。,输入高电平电流,I,IH,和输入低电平电流,I,IL,当某一输入端接,高电平,，其余输入端接低电 平时，,流入该输入端的电流，,称为高电平输入电流,I,IH,（,A）。,当某一输入端接,低电平,，,其余输入端接高电平时，,流出该输入端的电流，,称为低电平输入电流,I,IL,（,mA,）。,扇出系数,N,O,平均传输延迟时间,t,pd,50%,50%,t,pd1,t,pd2,TTL,的,t,pd,约在,10,ns 40ns，,此值愈小愈好。,输入波形,u,i,输出波形,u,O,20.,4.2,三态输出“与非”门,当控制端为高电平,“,1,”,时，实现正常的“与非”逻辑关系,Y,=,AB,“1”,控制端,D,E,1.,电路,T,5,Y,R,3,R,5,A,B,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,截止,20.,4.2,三态输出“与非”门,“,0”,控制端,D,E,T,5,Y,R,3,R,5,A,B,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,1.,电路,导通,1V,1V,截止,截止,当控制端为低电平,“,0,”,时，输出,Y,处于开路状态，也称为高阻状态。,&,Y,E,B,A,逻辑符号,0,高阻,0,0,1,1,0,1,1,1,1,0,1,1,1,1,1,0,表示任意态,20.,4.2,三态输出“与非”门,三态输出“与非”状态表,A,B,E,Y,输出高阻,功能表,三态门应用：,可实现用,一条,总线分时传送几个不同的数据或控制信号。,“1”,“0”,“0”,如图所示：,总线,&,A,1,B,1,E,1,&,A,2,B,2,E,2,&,A,3,B,3,E,3,A,1,B,1,20.5,MOS,门电路,20.5.1,CMOS,门电路,1.,CMOS“,非”,门电路,D,S,G,S,D,G,+,U,DD,A,Y,T,1,T,2,PMOS管,NMOS管,CMOS 管,负载管,驱动管,(,互补对称管,),A,=“1”,时，,T,1,导通，,T,2,截止，,Y,=“0”,A,=“0”,时，,T,1,截止，,T,2,导通，,Y,=“1”,Y=A,CMOS电路优点,(1),静态功耗低（每门只有0.01,mW,TTL,每门10,mW,),(2),抗干扰能力强,(3),扇出系数大,(4),允许电源电压范围宽,(3 18,V),TTL电路优点,(1),速度快,(2),抗干扰能力强,(3),带负载能力强,20.,6,逻辑代数,逻辑代数,（又称布尔代数），,它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，,但变量的取值只有“,0”,，“,1”,两种，分别称为逻辑“,0”,和逻辑“,1”,。,这里“,0”,和“,1”,并不表示数量的大小，而是表示两种相互对立的逻辑状态。,逻辑代数所表示的是,逻辑关系,，,而不是数量关系。这是它与普通代数的本质区别,。,1.,常量与变量的关系,20.,6.1,逻辑代数运算法则,2.,逻辑代数的基本运算法则,自等律,0-1律,重叠律,还原律,互补律,交换律,2.,逻辑代数的基本运算法则,普通代数,不适用！,证,:,结合律,分配律,A,+1=1,A A=A,.,1,1,0,0,1,1,1,1,1,1,0,0,反演律,列状态表证明：,A,B,0,0,0,1,1,01,1,1,1,1,0,0,1,0,0,0,0,0,0,吸收律,(1),A+AB=A,(2),A,(,A+B,),=A,对偶式,对偶关系：,将某逻辑表达式中的,与,(),换成或,(+),，或,(+),换成与,(),，,得到一个新的逻辑表达式，即为原逻辑式的,对偶式,。,若原逻辑恒等式成立，则其对偶式也成立。,证明,：,A+AB=A,（,3）,（4）,对偶式,（5）,（6）,对偶式,20.,6.2,逻辑函数的表示方法,表示方法,逻辑式,逻辑状态表,逻辑图,卡诺图,下面举例说明这几种表示方法。,例：,有一,T,形走廊，在相会处有一路灯，在进入走廊的,A、B、C,三地各有控制开关，都能独立进行控制任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设,A、B、C,代表三个开关（输入变量）；,Y,代表灯（输出变量）。,1.,列逻辑状态表,设：开关闭合其状态为,“,1,”,，断开为,“,0,”,灯亮状态为,“,1,”,，灯灭为,“,0,”,用输入、输出变量的逻辑状态（,“,1,”,或,“,0,”,）以表格形式来表示逻辑函数。,三输入变量有八种组合状态,n,输入变量有2,n,种组合状态,0,0 0,0,A,B,C,Y,0 0 1,1,0 1 0,1,0 1 1,0,1 0 0,1,1 0 1,0,1 1 0,0,1 1 1,1,2.,逻辑式,取,Y,=“1”(,或,Y,0”),列逻辑式,取,Y,=“1”,用,“,与,”“,或,”“,非,”,等运算来表达逻辑函数的表达式。,(1)由逻辑状态表写出逻辑式,对应于,Y,=1，,若输入变量为,“1”,，则取输入变量本身(如,A,)；,若输入变量为,“,0,”,则取其反变量(如,A,)。,一种组合中，输入变量之间是“与”关系，,0,0 0,0,A,B,C,Y,0 0 1,1,0 1 0,1,0 1 1,0,1 0 0,1,1 0 1,0,1 1 0,0,1 1 1,1,各组合之间,是“或”关系,2.,逻辑式,反之，也可由逻辑式列出状态表。,0,0 0,0,A,B,C,Y,0 0 1,1,0 1 0,1,0 1 1,0,1 0 0,1,1 0 1,0,1 1 0,0,1 1 1,1,3.,逻辑图,Y,C,B,A,&,&,&,&,&,&,&,1,C,B,A,20.,6.3,逻辑函数的化简,由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若,经过简化，则可使用较少的逻辑门实现同样的逻辑功能。,从而,可节省器件，降低成本，提高电路工作的可靠性。,利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。,化简方法,公式法,卡诺图法,1.用,“,与非”门构成基本门电路,(2)应用“与非”门构成“或”门电路,(1)应用“与非”门构成“与”门电路,A,Y,&,B,&,B,A,Y,&,&,&,由逻辑代数运算法则：,由逻辑代数运算法则：,&,Y,A,(,3),应用“与非”门构成“非”门电路,(4),用“与非”门构成“或非”门,Y,B,A,&,&,&,&,由逻辑代数运算法则：,例1：,化简,2.应用逻辑代数运算法则化简,（1）并项法,例2：,化简,（2）配项法,例3：,化简,（3）加项法,（4）吸收法,吸收,例4：,化简,例5：,化简,吸收,吸收,吸收,吸收,20.,7,组合逻辑电路的分析与综合,组合逻辑电路：,任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。,组合逻辑电路框图,X,1,X,n,X,2,Y,2,Y,1,Y,n,.,.,组合逻辑电路,输入,输出,20.,7.1,组合逻辑电路的分析,(1)由逻辑图写出输出端的逻辑表达式,(2)运用逻辑代数化简或变换,(3),列逻辑状态表,(4),分析逻辑功能,已知逻辑电路,确定,逻辑功能,分析步骤：,例,1,：,分析下图的逻辑功能,(1),写出逻辑表达式,Y,=,Y,2,Y,3,=,A AB B AB,.,.,.,A B,.,.,A B,.,A,.,.,A B,B,Y,1,.,A,B,&,&,&,&,Y,Y,3,Y,2,.,.,(2),应用逻辑代数化简,Y=,A AB B AB,.,.,.,=,A AB+B AB,.,.,=,AB+AB,反演律,=,A,(,A+B,)+,B,(,A+B,),.,.,反演律,=,A AB+B AB,.,.,(3),列逻辑状态表,A,B,Y,0,0,1,1,0,0,1,1,1,0,0,1,Y=,AB+AB,=,A B,逻辑式,(4),分析逻辑功能,输入,相同,输出为,“,0”,，,输入,相异,输出为,“,1”,，,称为,“异或”逻辑,关系。这种电路称“异或”门。,=1,A,B,Y,逻辑符号,(1),写出逻辑式,例,2,：,分析下图的逻辑功能,.,A,B,.,Y,=,AB AB,.,A,B,化简,&,&,1,1,.,B,A,Y,&,A,B,=,AB+AB,(2),列逻辑状态表,Y=AB+AB,(3)分析逻辑功能,输入,相同,输出为,“,1”,输入相异输出为,“,0”,称为,“判一致电路,”,(,“,同或门,”,),可用于判断各输入端的状态是否相同。,=,A B,逻辑式,=1,A,B,Y,逻辑符号,=,A B,A,B,Y,0,0,1,1,0,0,1,0,0,1,1,1,例3：,分析下图的逻辑功能,Y,&,&,1,.,B,A,&,C,1,0,1,A,A,写出逻辑式：,=,AC+BC,Y=,AC BC,设：,C,=1,封锁,打开,选通,A,信号,B,Y,&,&,1,.,B,A,&,C,0,0,1,设：,C=0,封锁,选通,B,信号,打开,例,3,：,分析下图的逻辑功能,B,写出逻辑式：,=,AC+BC,Y=,AC BC,20.,7.2,组合逻辑电路的综合,根据逻辑功能要求,逻辑电路,设计,(1),由逻辑要求，列出逻辑状态表,(2),由逻辑状态表写出逻辑表达式,(3),简化和变换逻辑表达式,(4),画出逻辑图,设计步骤如下：,例1：,设计一个三变量奇偶检验器。,要求,:,当输入变量,A、B、C,中有奇数个同时为“,1”,时，输出为“,1”,，否则为“,0”,。用“与非”门实现。,(,1),列逻辑状态表,(2),写出逻辑表达式,取,Y,=“1”(,或,Y,=“0”),列逻辑式,取,Y,=“1”,对应于,Y,=1，,若输入变量为,“1”,，,则取输入变量本身(如,A,)；,若输入变量为,“,0,”,则取其反变量(如,A,)。,0,0 0 0,A,B,C,Y,0 0 1,1,0 1 0,1,0 1 1 0,1 0 0,1,1 0 1 0,1 1 0 0,1 1 1,1,(3),用“与非”门构成逻辑电路,在一种组合中，各输入变量之间是“与”关系,各组合之间是“或”关系,A,BC,00,1,0,01,11,10,1,1,1,1,由卡图诺可知，该函数不可化简。,0,0 0 0,A,B,C,Y,0 0 1,1,0 1 0,1,0 1 1 0,1 0 0,1,1 0 1 0,1 1 0 0,1 1 1,1,(4),逻辑图,Y,C,B,A,0,1,1,0,0,1,1,1,1,1,0,&,&,&,&,&,&,&,&,1,0,1,0,例,2:,某工厂有,A、B、C,三个车间和一个自备电站，站内有两台发电机,G,1,和,G,2,。,G,1,的容量是,G,2,的两倍。如果一个车间开工，只需,G,2,运行即可满足要求；如果两个车间开工，只需,G,1,运行，如果三个车间同时开工，则,G,1,和,G,2,均需运行。试画出控制,G,1,和,G,2,运行的逻辑图。,设：,A、B、C,分别表示三个车间的开工状态：,开工为“,1”,，不开工为“,0”,；,G,1,和,G,2,运行为“,1”,，不运行为“,0”,。,(1),根据逻辑要求列状态表,首先假设逻辑变量、逻辑函数取,“,0,”,、,“,1,”,的含义,。,逻辑要求：如果一个车间开工，只需,G,2,运行即可满足要求；如果两个车间开工，只需,G,1,运行，如果三个车间同时开工，则,G,1,和,G,2,均需运行。,开工,“1”,不开工,“0”,运行,“1”,不运行,“0”,(1),根据逻辑要求列状态表,0,1,1,1,0,0,1,0,1,0,0,0,1,1,0,1,1 0 1,0 0 1,0 1 0,0 1 1,1 0 0,1 1 0,1 1 1,0 0 0,A B C,G,1,G,2,(2),由状态表写出逻辑式,A,BC,00,1,0,01,11,10,1,1,1,1,或由卡图诺可得相同结果,(3),化简逻辑式可得：,1 0 1,0 0 1,0 1 0,0 1 1,1 0 0,1 1 0,1 1 1,0 0 0,0,1,1,1,0,0,1,0,A B C,G,1,G,2,1,0,0,0,1,1,0,1,(4),用“与非”门构成逻辑电路,由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。,A,BC,00,1,0,01,11,10,1,1,1,1,(5)画出逻辑图,A,B,C,A,B,C,&,&,&,&,&,&,&,&,&,G,1,G,2,20.,8,加法器,21.8.1,二进制,十进制：09十个数码，,“,逢十进一,”,。,在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。,在数字电路中，为了把电路的两个状态(,“,1,”,态和,“,0,”,态,)与数码对应起来，采用,二进制,。,二进制：,0，1两个数码，,“,逢二进一,”,。,20.,8,加法器,加法器,:,实现二进制加法运算的电路,进位,如：,0,0,0,0,1,1,+,1,0,1,0,1,0,1,0,不考虑低位,来的进位,半加器实现,要考虑低位,来的进位,全加器实现,20.,8.1,半加器,半加：实现两个一位二进制数相加，不考虑来自低位的进位。,A,B,两个输入,表示两个同位相加的数,两个输出,S,C,表示半加和,表示向高位的进位,逻辑符号：,半加器：,CO,A,B,S,C,半加器逻辑状态表,A,B,S,C,0 0 0 0,0 1 1 0,1 0 1 0,1 1 0 1,逻辑表达式,逻辑图,&,=1,.,.,A,B,S,C,20.,8.2,全加器,输入,A,i,表示两个同位相加的数,B,i,C,i,-1,表示低位来的进位,输出,表示本位和,表示向高位的进位,C,i,S,i,全加：实现两个一位二进制数相加，且考虑来自低位的进位。,逻辑符号：,全加器：,A,i,B,i,C,i-1,S,i,C,i,CO,CI,(1),列逻辑状态表,(2),写出逻辑式,A,i,B,i,C,i-1,S,i,C,i,0 0 0 0 0,0 0 1,1,0,0 1 0,1,0,0 1 1 0,1,1 0 0,1,0,1 0 1 0,1,1 1 0 0,1,1 1 1,1,1,逻辑图,&,=1,1,A,i,C,i,S,i,C,i-1,B,i,&,&,半加器构成的全加器,1,B,i,A,i,C,i-1,S,i,C,i,C,O,C,O,20.,9,编码器,把二进制码按一定规律编排，使每组代码具有一特定的含义，,称为编码。,具有编码功能的逻辑电路称为编码器。,n,位二进制代码有,2,n,种组合，可以表示,2,n,个信息。,要表示,N,个信息所需的二进制代码应满足,2,n,N,20.,9.1,二进制编码器,将输入信号编成二进制代码的电路。,2,n,个,n,位,编码器,高低电平信号,二进制代码,(1),分析要求：,输入有,8,个信号，,即,N=8根据,2,n,N,的关系，即,n,=3，,即输出为三位二进制代码。,例：,设计一个编码器，满足以下要求：,(1),将,I,0,、,I,1,、,I,7,8,个信号编成二进制代码。,(2)编码器每次只能对一个信号进行编码，不,允许两个或两个以上的信号同时有效。,(3),设输入信号高电平有效。,0 0 1,0 1 1,1 0 1,0 0 0,0 1 0,1 0 0,1 1 0,1 1 1,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,(2),列编码表：,输入,输 出,Y,2,Y,1,Y,0,(3),写出逻辑式并转换成“与非”式,Y,2,=,I,4,+,I,5,+,I,6,+,I7,=,I,4,I,5,I,6,I,7,.,.,.,=,I,4,+,I,5,+,I,6,+,I,7,Y,1,=,I,2,+,I,3,+,I,6,+,I,7,=,I,2,I,3,I,6,I,7,.,.,.,=,I,2,+,I,3,+,I,6,+,I,7,Y,0,=,I,1,+,I,3,+,I,5,+,I,7,=,I,1,I,3,I,5,I,7,.,.,.,=,I,1,+,I,3,+,I,5,+,I,7,(4),画出逻辑图,1,0,0,0,0,0,0,0,1,1,1,I,7,I,6,I,5,I,4,I,3,I,1,I,2,&,&,&,1,1,1,1,1,1,1,Y,2,Y,1,Y,0,将十进制数09,编成二进制代码的电路,20.,9.2,二,十进制编码器,表示十进制数,4位,10个,编码器,高低电平信号,二进制代码,列编码表：,四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示,09,十个数码，最常用的是,8421,码。,0,0,0,输 出,输 入,Y,1,Y,2,Y,0,0,(,I,0,),1,(,I,1,),2,(,I,2,),3,(,I,3,),4,(,I,4,),5,(,I,5,),6,(,I,6,),7,(,I,7,),8,(,I,8,),9,(,I,9,),Y,3,0,0,0,1,1,1,0,1,0,0,0,0,1,1,1,1,0,0,0,1,1,0,11,0,0,0,0,0,0,0,0,0,0,1,1,1,8421,BCD,码编码表,写出逻辑式并化成“或非”门和“与非”门,Y,3,=,I,8,+,I,9,.,=,I,4,+,I,6,I,5,+,I,7,Y,2,=,I,4,+,I,5,+,I,6,+,I,7,Y,0,=,I,1,+,I,3,+,I,5,+,I,7,+,I,9,.,=,I,1,+,I,9,I,3,+,I,7,I,5,+,I,7,.,.,=,I,2,+,I,6,I,3,+,I,7,Y,1,=,I,2,+,I,3,+,I,6,+,I,7,画出逻辑图,1,0,0,0,0,0,0,0,0,1,1,1,0,1,1,0,1,0,0,1,&1,1,1,1,1,1,I,1,I,2,I,3,I,4,I,5,I,6,I,7,I,8,I,9,Y,3,Y,2,Y,1,Y,0,法二：,十键8421码编码器的逻辑图,+5,V,&,Y,3,&,Y,2,&,Y,1,&,Y,0,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,I,8,I,9,1K,10,S,0,0,1,S,1,2,S,2,3,S,3,4,S,4,5,S,5,6,S,6,7,S,7,8,S,8,9,S,9,当有,两个或两个以上,的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。,即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码而对其它优先级别低的信号不予理睬。,20.,9.3,优先编码器,CT74LS,4147,编码器功能表,I,9,Y,0,I,8,I,7,I,6,I,5,I,4,I,3,I,2,I,1,Y,1,Y,2,Y,3,1,1 1 1 1 1 1 1 1 1 1 1 1,输 入,(,低电平有效,),输 出,(,8421,反码,),0,0 1 1 0,1,0,0 1 1 1,1,1,0,1 0 0 0,1 1 1,0,1 0,0,1,1 1 1 1,0,1 0 1,0,1 1 1 1 1,0,1 0 1 1,1 1 1 1 1 1,0,1 1 0 0,1 1 1 1 1 1 1,0,1,1 0 1,1 1 1 1 1 1 1 1,0,1 1 1 0,例:,CT74LS,147,集成优先编码器,(10线-4线),T4147,引脚图,低电平,有效,16,15,14,13,12,11,10,9,1 2 3,4,5 6 7 8,CT74LS,4147,20.,10,译码器和数字显示,译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。,21.10.1,二进制译码器,8个,3位,译码器,二进制代码,高低电平信号,状 态 表,例：,三位二进制译码器（输出高电平有效）,输 入,A B C,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,0 0 0,1,0 0 0 0 0 0 0,0 0 1 0,1,0 0 0 0 0 0,0 1 0 0 0,1,0 0 0 0 0,0 1 1 0 0 0,1,0 0 0 0,1 0 0 0 0 0 0,1,0 0 0,1 0 1 0 0 0 0 0,1,0 0,1 1 0 0 0 0 0 0 0,1,0,1 1 1 0 0 0 0 0 0 0,1,输 出,写出逻辑表达式,Y,0,=,A B C,Y,1,=,A B C,Y,2,=,A B C,Y,3,=,A B C,Y,7,=,A B C,Y,4,=,A BC,Y,6,=,A B C,Y,5,=,A B C,逻辑图,C,B,A,1,1,1,&,&,&,&,&,&,&,&,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,0 1 1,1 0 0,1,0,0,0,0,0,0,0,A,A,B,B,C,C,例：,利用译码器分时将采样数据送入计算机,总线,2-4,线译码器,A,B,C,D,三态门,三态门,三态门,三态门,译码器工作,总线,译码器工作,工作原理：,(以,A,0,A,1,=00,为例),0,0,0,总线,2-4,线译码器,A,B,C,D,三态门,三态门,三态门,三态门,脱离总线,数据,全为,“,1,”,总线,2,-4,线译码器,A,B,C,D,三态门,三态门,三态门,三态门,译码器工作,工作原理：,(以,A,0,A,1,=00,为例),0,0,0,脱离总线,数据,全为,“,1,”,CT74LS139,型译码器,(,a),外引线排列图；(,b),逻辑图,(a),GND,1,Y,3,1,Y,2,1,Y,1,1,Y,0,1,A,1,1,A,0,1,S,8,7,6,5,4,3,2,1,2Y,2,2Y,3,2Y,1,1Y,0,2A,1,2A,0,2S,+,U,CC,10,9,16,15,14,13,12,11,CT74LS139,(b),1,1,1,1,1,&,Y,0,&,Y,1,&,Y,2,&,Y,3,S,A,0,A,1,双,2/4,线译码器,A,0,、,A,1,是输入端,Y,0,Y,3,是输出端,S,是使能端,输 入,输 出,S,A,0,A,1,Y,0,1,1,0,0,0,0,0,1,1,0,0,1,1,0,1,1,1,0,139,功能表,Y,1,Y,2,Y,3,1,1,1,0,1,1,1,0,1,1,1,0,1,1,1,CT74LS139,型,译码器,双,2/4,线译码器,A,0,、,A,1,是输入端,Y,0,Y,3,是输出端,S,是使能端,S,=0,时译码器工作,输出低电平有效,20.10.2,二-,十进制显示译码器,在数字电路中，常常需要,把运算结果用十进制 数显示出来，,这就要用,显示译码器,。,二,十进制代码,译码器,驱动器,显示器,g,f,e,d,c,b,a,1.,半导体数码管,由七段发光二极管构成,例：,共阴极接法,a,b,c,d,e,f,g,0 1 1 0 0 0 0,1 1 0 1 1 0 1,低电平时发光,高电平时发光,共阳极接法,a,b,c,g,d,e,f,+,d,g,f,e,c,b,a,g,f,e,d,c,b,a,共阴极接法,a,b,c,d,e,f,g,2.,七段译码显示器,Q,3,Q,2,Q,1,Q,0,a,g,f,e,d,c,b,译码器,二,十进制代码,(,共阴极,),1,0,0,1,0,1,1,1,1,1,1,7个,4位,七段显示译码器状态表,g,f,e,d,c,b,a,Q,3,Q,2,Q,1,Q,0,a,b,c,d,e,f g,0,0,0 0,1,1 1 1 1 1 0 0,0,0,0 1,0,1 1 0 0 0 0 1,0,0,1 0,1,1 0 1 1 0 1 2,0,0,1 1,1,1 1 1 0 0 1 3,0,1,0 0,0,1 1 0 0 1 1 4,0,1,0 1,1,0 1 1 0 1 1 5,0,1,1 0,1,0 1 1 1 1 1 6,0,1,1 1,1,1 1 0 0 0 0 7,1,0,0 0,1,1 1 1 1 1 1 8,1,0,0 1,1,1 1 1 0 1 1 9,输 入,输 出,显示数码,BS204,A,0,A,1,A,2,A,3,CT74LS247,+5,V,来,自,计,数,器,七段译码器和数码管的连接图,510,7,a,b,c,d,e,f,g,RBI,BI,LT,A,1,1,A,2,2,LT,3,BI,4,RBI,5,A,3,6,A,0,7,GND,8,9,11,10,12,13,14,15,16,+,U,CC,CT 74LS247,CT74LS247,型译码,器的外引线排列图,a,b,c,d,e,f,g,20.12,应用举例,20.12.1 交通信号灯故障检测电路,交通信号灯在正常情况下，,红灯,(,R,),亮停车，,黄灯,(,Y,),亮准备，,绿灯,(,G,),亮通行。正常时，只有一个灯亮。如果灯全不亮或全亮或两个灯同时亮，都是故障。,解：,灯亮,“,1,”,表示，灯灭,“,0,”,表示，,故障,“,1,”,表示，正常,“,0,”,表示，,输入信号三个，输出信号一个,(,1),列逻辑状态表,(2),写出逻辑表达式,(3)化简可得:,为减少所用门数,将上式变换为:,0,0 0,1,R,Y,G,F,0 0 1 0,0 1 0 0,0 1 1,1,1 0 0 0,1 0 1,1,1 1 0,1,1 1 1,1,(4),画,逻辑图,F,G,Y,R,&,1,1,&,1,1,KA,KA,发生故障时，,F,=1,，,晶体管导通,继电器,KA,通电，其触点闭合,故障指示灯亮。,