第10章 门电路和组合逻辑电路一.ppt

下一页,总目录,章目录,返回,上一页,第,10,章 门电路和组合逻辑电路,补充：脉冲信号,补充：晶体管的开关作用,21.3,分立元件门电路,21.6,逻辑代数,21.5 MOS,门电路,21.4 TTL,门电路,21.7,组合逻辑电路的分析与综合,21.8,加法器,21.9,编码器,21.10,译码器和数字显示,21.10,数据分配器和数据选择器,21.12,应用举例,1.,掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解,TTL,门电路、,CMOS,门电路的特点。,3.,会分析和设计简单的组合逻辑电路。,理解加法器、编码器、译码器等常用组合逻辑,电路的工作原理和功能。,5.,学会数字集成电路的使用方法。,本章要求：,2.,会用逻辑代数的基本运算法则化简逻辑函数。,第,10,章 门电路和组合逻辑电路,模拟信号：,随时间连续变化的信号,补充：,脉冲信号,模拟信号,数字信号,电子电路中的信号,1.,模拟信号,正弦波信号,t,三角波信号,t,处理模拟信号的电路称为模拟电路,。,如整流电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。,在模拟电路中,，,晶体管三极管通常工作在放大区。,2.,脉冲信号,是一种跃变信号，并且持续时间短暂。,尖顶波,t,矩形波,t,处理数字信号的电路称为数字电路,，它注重研究的是输入、输出信号之间的逻辑关系。,在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作用。,脉冲信号,正脉冲：,脉冲跃变后的值比初始值高,负脉冲：,脉冲跃变后的值比初始值低,如：,0,+3V,0,-3V,正脉冲,0,+3V,0,-3V,负脉冲,脉冲幅度,A,脉冲上升沿,t,r,脉冲周期,T,脉冲下降沿,t,f,脉冲宽度,t,p,脉冲信号的部分参数：,A,0.9,A,0.5,A,0.1,A,t,p,t,r,t,f,T,实际的矩形波,R,补充：晶体管的开关作用,1.,二极管的开关特性,导通,截止,相当于,开关断开,相当于,开关闭合,S,3V,0V,S,R,R,D,3V,0V,2.,三极管的开关特性,饱和,截止,3V,0V,u,O,0,相当于,开关断开,相当于,开关闭合,u,O,U,CC,+,U,CC,u,i,R,B,R,C,u,O,T,u,O,+,U,CC,R,C,E,C,u,O,+,U,CC,R,C,E,C,3V,0V,10.2,分立元件门电路,逻辑门电路是数字电路中最基本的逻辑元件。,所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。,门电路的输入和输出之间存在一定的逻辑关系,(,因果关系,),，所以门电路又称为,逻辑门电路,。,门电路的基本概念,基本逻辑关系为,“与”、“或”、“非”,三种。,下面通过例子说明逻辑电路的概念及,“与”、“或”、“非”,的意义。,220V,+,-,设：开关断开、灯不亮用逻辑“,0”,表示，开关闭合、灯亮用 逻辑“,1”,表示。,逻辑表达式,：,Y,=,A,B,1.“,与”逻辑关系,“与”,逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。,0,0,0,1,0,1,1,1,0,1,0,0,A,B,Y,B,Y,A,状态表,B,Y,220V,A,+,-,2.“,或”逻辑关系,“或”,逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。,逻辑表达式：,Y,=,A,+,B,真值表,0,0,0,1,1,1,1,1,0,1,1,0,A,B,Y,3.“,非”逻辑关系,“非”,逻辑关系是否定或相反的意思。,逻辑表达式：,Y,=,A,状态表,1,0,1,A,Y,0,Y,220V,A,+,-R,由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。,21.3,分立元件逻辑门电路,门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。,门电路主要有：与门、或门、非门、与非门、或非门、异或门等。,门电路的概念,电平的高低一般用,“,1”,和,“,0”,两种状态区别，若规定,高电平为“,1”,，低电平为“,0”,则称为,正逻辑,。反之则称为,负逻辑,。若无特殊说明，均采用正逻辑。,1,0,0V,U,CC,高电平,低电平,10.2.1,二极管“与”门电路,电路,输入,A,、,B,、,C,全为高电平,“,1,”,，,输出,Y,为,“,1,”,。,输入,A,、,B,、,C,不全为,“,1,”,，,输出,Y,为,“,0,”,。,0V,0V,0V,0V,0V,3V,+,U,12V,R,D,A,D,C,A,B,Y,D,B,C,3V,3V,3V,0V,0,0,0,0,0,0,1,0,1,0,1,0,1,1,0,0,1,0,0,0,0,1,1,0,0,1,0,0,1,1,1,1,A,B,Y,C,“与”门逻辑状态表,0V,3V,二极管“与”门电路,3.,逻辑关系：,“,与,”,逻辑,即：有,“,0”,则,“,0”,，,全,“,1”,为,“,1”,Y=A B C,逻辑表达式：,逻辑符号：,&,A,B,Y,C,0,0,0,0,0,0,1,0,1,0,1,0,1,1,0,0,1,0,0,0,0,1,1,0,0,1,0,0,1,1,1,1,A,B,Y,C,“与”门逻辑状态表,10.2.2,二极管“或”门电路,0V,0V,0V,0V,0V,3V,3V,3V,3V,0V,0,0,0,0,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,1,A,B,Y,C,“或”门逻辑状态表,3V,3V,-12V,R,D,A,D,C,A,B,Y,D,B,C,输入,A,、,B,、,C,全为低电平,“,0,”,，,输出,Y,为,“,0,”,。,输入,A,、B,、,C,有一个为,“,1,”,，,输出,Y,为,“,1,”,。,10.2.3,二极管“或”门电路,3.,逻辑关系,：,“,或,”,逻辑,即：有,“,1”,则,“,1”,，,全,“,0”,为,“,0”,Y=A+B+C,逻辑表达式：,逻辑符号：,A,B,Y,C,1,0,0,0,0,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,1,A,B,Y,C,“或”门逻辑状态表,10.2.3,三极管,“,非”门电路,+U,CC,-U,BB,A,R,K,R,B,R,C,Y,T,1,0,截止,饱和,逻辑表达式：,Y,=,A,“0”,1,0,“,1,1.,电路,“0”,“,1”,A,Y,“,非”,门逻辑状态表,逻辑符号,1,A,Y,“,与非,”,门电路,有,“,0”,出,“,1,”,，全,“,1”,出,“,0”,“与”门,&,A,B,C,Y,&,A,B,C,“与非”门,0,0,0,1,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,0,A,B,Y,C,“与非”门逻辑状态表,Y=A B C,逻辑表达式：,1,Y,“非”门,“,或非,”,门电路,有,“,1”,出,“,0,”,，全,“,0”,出,“,1”,1,Y,“非”门,0,0,0,1,0,0,1,0,1,0,1,0,1,1,00,1,0,0,0,0,1,1,0,0,1,0,0,1,1,1,0,A,B,Y,C,“或非”门逻辑状态表,“或”门,A,B,C,1,“或非”门,Y,A,B,C,1,Y=A+B+C,逻辑表达式：,例：根据输入波形画出输出波形,A,B,Y,1,有,“,0”,出,“,0”,，,全,“,1”,出,“,1”,有,“,1”,出,“,1”,，,全,“,0”,出,“,0”,&,A,B,Y,1,1,A,B,Y,2,Y,2,10.3.3,与或非门电路,与或非门的电路符号,与或非门电路的表达式为,与或非门电路的真值表,。,A B,C,0,0,0,0,0,1,0,1,0,0 1,1,1,0,0,1,0,1,1,1,0,1,1,1,1,0,1,0,1,0,0,0,10.1,逻辑代数,逻辑代数,（又称布尔代数），,它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，,但变量的取值只有“,0”,，“,1”,两种，分别称为逻辑“,0”,和逻辑“,1”,。,这里“,0”,和“,1”,并不表示数量的大小，而是表示两种相互对立的逻辑状态。,逻辑代数所表示的是,逻辑关系,，,而不是数量关系。这是它与普通代数的本质区别,。,1.,常量与变量的关系,10.1.2,逻辑代数运算法则,2.,逻辑代数的基本运算法则,自等律,0-1律,重叠律,还原律,互补律,交换律,2.,逻辑代数的基本运算法则,普通代数,不适用证:,结合律,分配律,A,+1=1,A A=A,.,1,1,0,0,1,1,1,1,1,1,0,0,反演律,列状态表证明：,A,B,0,0,0,1,1,0,1,1,1,1,1,0,0,1,0,0,0,0,0,0,吸收律,(1),A+AB=A,(2),A,(,A+B,),=A,对偶式,对偶关系：,将某逻辑表达式中的,与,(),换成或,(+),，或,(+),换成与,(),，,得到一个新的逻辑表达式，即为原逻辑式的,对偶式,。,若原逻辑恒等式成立，则其对偶式也成立。,证明,：,A+AB=A,（,3,）,（,4,）,对偶式,（,5,）,（,6,）,对偶式,10.1.3,逻辑函数的化简,由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若,经过简化，则可使用较少的逻辑门实现同样的逻辑功能。,从而,可节省器件，降低成本，提高电路工作的可靠性。,利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。,化简方法,代数化简法,卡诺图法,例1：,化简,2.,应用逻辑代数运算法则化简,（,1,）并项法,例,2,：,化简,（,2,）配项法：,利用公式 ，消除当中的一些变量。,利用公式 ，消除当中的一些变量。,利用公式 ，消除当中的一些变量。,利用公式 ，消除当中的一些变量。,利用公式 ，消除当中的一些变量。,利用公式 ，消除当中的一些变量。,利用 ，,例,3,：,化简,（,3,）加项法：,4,）吸收法：,吸收,例,4,：,化简,运用吸收律 消除多余的项。,运用吸收律 消除多余的项。,运用重叠律 。,10.6,组合逻辑电路,组合逻辑电路：,任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。,组合逻辑电路框图,X,1,X,n,X,2,Y,2,Y,1,Y,n,.,.,组合逻辑电路,输入,输出,10.6.1,组合逻辑电路的分析,(1),由逻辑图写出输出端的逻辑表达式,(2),运用逻辑代数化简或变换,(3),列逻辑状态表,(4),分析逻辑功能,已知逻辑电路,确定,逻辑功能,分析步骤：,例,1,：,分析下图的逻辑功能,(1),写出逻辑表达式,Y,=,Y,2,Y,3,=,A AB B AB,.,.,.,A B,.,.,A B,.,A,.,.,A B,B,Y,1,.,A,B,&,&,&,&,Y,Y,3,Y,2,.,.,(2),应用逻辑代数化简,Y=,A AB B AB,.,.,.,=,A AB+B AB,.,.,=,AB+AB,反演律,=,A,(,A+B,)+,B,(,A+B,),.,.,反演律,=,A AB+B AB,.,.,(3),列逻辑状态表,A,B,Y,0,0,1,1,0,0,1,1,1,0,0,1,Y=,AB+AB,=,A B,逻辑式,(4),分析逻辑功能,相同,为,“,0”,，,不同,为,“,1”,，,称为,“异或”,逻辑关系。这种电路称异或”门。,=1,A,B,Y,逻辑符号,例题,10.6.1,步骤一，写出输出端,Y,的逻辑表达式为,步骤二，化简，由于上式已经是符合分析的要求了，所以不需要再化简了；,步骤三，根据输出端逻辑表达式，写出真值表。,A B,C,0 0,0,0 0,1,0 1,0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0,1,1,0,1,0,0,1,步骤四，分析真值表后，可发现当输入端,A,、,B,、,C,三个输入变量中，,1,的取值有奇数个时，输出端,Y,输出为,1,，反之，输出端,Y,输出为,0,。从真值表分析后可知，,该电路可以用来检查,3,位二进制码的奇偶性,，即输入的二进制码含有奇数个,1,时，其输出信号为有效信号，所以此电路又称为,奇偶校验电路,。,例,3,：,分析下图的逻辑功能,Y,&,&,1,.,B,A,&,C,1,0,1,A,A,写出逻辑式：,=,AC+BC,Y=,AC BC,设：,C,=1,封锁,打开,选通,A,信号,B,Y,&,&,1,.,B,A,&,C,0,0,1,设：,C=0,封锁,选通,B,信号,打开,例,3,：,分析下图的逻辑功能,B,写出逻辑式：,=,AC+BC,Y=,AC BC,10.6.2,组合逻辑电路的设计,根据逻辑功能要求,逻辑电路,设计,(1),由逻辑要求，列出逻辑状态表,(2),由逻辑状态表写出逻辑表达式,(3),简化和变换逻辑表达式,(4),画出逻辑图,设计步骤如下：,2.,组合逻辑电路设计举例,例题,10.6.3,设计一个三人表决器，实现“少数服从多数”的原则。,步骤一，分析给定的逻辑功能，列出相应的真值表：,A,B,C,L,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0,0,0,1,0,1,1,1,步骤二，根据真值表写出相应的逻辑表达式，并进行化简；,步骤三，根据化简后的逻辑表达式，画出逻辑电路图,