2025年大二（计算机科学与技术）计算机组成原理试题.doc

2025年大二（计算机科学与技术）计算机组成原理试题

（考试时间：90分钟 满分100分）
班级______ 姓名______

第 I 卷（选择题，共40分）
答题要求：本大题共20小题，每小题2分。在每小题给出的四个选项中，只有一项是符合题目要求的。

1. 计算机硬件能直接识别和执行的语言是（ ）
A. 高级语言 B. 汇编语言 C. 机器语言 D. C语言
2. 以下关于计算机组成的描述，错误的是（ ）
A. 计算机由硬件和软件组成
B. 硬件包括主机和外部设备
C. 主机包括CPU和内存
D. 外部设备包括输入设备、输出设备和外存
3. 指令周期是指（ ）
A. CPU从主存取出一条指令的时间
B. CPU执行一条指令的时间
C. CPU从主存取出一条指令加上执行这条指令的时间
D. 时钟周期时间
4. 程序计数器PC的作用是（ ）
A. 存放指令 B. 存放正在执行的指令地址
C. 存放下一条指令地址 D. 存放上一条指令地址
5. 以下哪种寻址方式速度最快（ ）
A. 直接寻址 B. 间接寻址 C. 立即寻址 D. 寄存器寻址
6. 计算机中运算器的主要功能是进行（ ）
A. 算术运算 B. 逻辑运算 C. 算术和逻辑运算 D. 初等函数运算
7. 某计算机字长为32位，其存储容量为4GB，按字编址时的寻址范围是（ ）
A. 1GB B. 4GB C. 1M D. 4M
8. 以下关于Cache的描述，正确的是（ ）
A. Cache越大，命中率越低
B. Cache地址映射方式只有直接映射和全相联映射
C. Cache的作用是提高CPU访问主存的速度
D. Cache中存放的是主存中全部信息
9. 主存和CPU之间增加Cache的目的是（ ）
A. 扩大主存的容量
B. 提高CPU访问主存的速度
C. 既扩大主存容量又提高存取速度
D. 增强CPU的运算能力
10. 动态RAM的特点是（ ）
A. 工作中需要动态地改变存储单元内容
B. 工作中需要动态地改变访存地址
C. 每隔一定时间需要刷新
D. 每次读出后需要刷新
11. 以下关于存储系统的描述，错误的是（ ）
A. 存储系统由Cache、主存和辅存组成
B. Cache和主存之间的数据交换由硬件自动完成
C. 主存和辅存之间的数据交换由软件控制
D. 存储系统的层次结构提高了存储系统的性价比
12. 计算机系统中的存储层次结构是指（ ）
A. 寄存器、Cache、主存、辅存
B. 寄存器、主存、Cache、辅存
C. Cache、寄存器、主存、辅存
D. Cache、主存、寄存器、辅存
13. 指令系统中采用不同寻址方式的目的是（ ）
A. 提高从内存获取数据的速度
B. 提高从外存获取数据的速度
C. 降低指令译码难度
D. 扩大寻址空间并提高编程灵活性
14. 以下关于CPU的描述，错误的是（ ）
A. CPU是计算机的核心部件
B. CPU包括运算器和控制器
C. CPU的性能直接影响计算机的性能
D. CPU的主频越高，性能一定越好
15. 计算机中控制器的功能是（ ）
A. 产生时序信号
B. 从主存取出指令并完成指令译码
C. 控制计算机各部件协调工作
D. 进行算术和逻辑运算
16. 以下哪种数据表示形式能表示的数值范围最大（ ）
A. 原码 B. 补码 C. 反码 D. 移码
17. 以下关于中断的描述，正确的是（ ）
A. 中断只能由硬件引起
B. 中断响应时CPU会自动保存断点
C. 中断服务程序执行完后不会返回断点
D. 中断优先级是固定不变的
18. 计算机中I/O接口的作用是（ ）
A. 连接CPU和主存
B. 连接CPU和外部设备
C. 连接主存和外部设备
D. 连接CPU、主存和外部设备
19. 以下关于总线的描述，错误的是（ ）
A. 总线是计算机各部件之间传输信息的公共通道
B. 总线分为数据总线、地址总线和控制总线
C. 数据总线的宽度决定了CPU一次能处理的数据位数
D. 地址总线的宽度决定了主存的容量
20. 计算机中采用多级存储层次的主要原因是（ ）
A. 提高存储系统的速度
B. 提高存储系统的容量
C. 提高存储系统的性价比
D. 便于程序设计

第 II 卷（非选择题，共60分）
21. （10分）简述计算机组成原理中CPU的主要组成部分及其功能。
22. （10分）说明指令周期、机器周期和时钟周期之间的关系。
23. （10分）阐述Cache的工作原理及地址映射方式。
24. （15分）阅读以下材料：
某计算机系统的主存容量为16MB，按字节编址。Cache容量为16KB，采用直接映射方式。主存地址为32位，Cache地址为14位。
问题：
（1）计算主存地址的划分情况，包括区号、组号和块内地址的位数。
（2）若主存地址为0x12345678，计算其对应的Cache地址。
25. （15分）阅读以下材料：
某计算机指令系统中，有一条加法指令“ADD R1, R2, R3”，其功能是将寄存器R2和R３中的内容相加，结果存放在寄存器R1中。指令格式为：操作码（6位）+源操作数1地址（5位）+源操作数2地址（5位）+目的操作数地址（5位）。
问题：
（１）写出该指令的操作码。
（２）若R1 = 0x100, R2 = 0x200, R3 = 0x300，写出该指令在内存中的存储形式（假设内存按字节编址）。

答案：
1. C
2. A
3. C
4. C
5. C
6. C
7. A
8. C
9. B
10. C
11. C
12. A
13. D
14. D
15. C
16. B
17. B
18. B
19. D
20. C
21. CPU主要由运算器、控制器和寄存器组成。运算器负责进行算术和逻辑运算；控制器控制计算机各部件协调工作，包括从主存取出指令、分析指令并产生控制信号等；寄存器用于暂存数据和指令，提高CPU访问数据的速度。
22. 指令周期是CPU从主存取出一条指令加上执行这条指令的时间。机器周期是指令执行过程中的一个基本时间单位，一个指令周期通常包含若干个机器周期。时钟周期是计算机中最基本的时间单位，一个机器周期由若干个时钟周期组成。
23. Cache的工作原理是利用程序执行的局部性原理，将CPU近期可能会访问的数据提前调入Cache中。当CPU访问数据时，首先在Cache中查找，如果找到则直接从Cache中读取，大大提高了访问速度；如果未找到，则从主存中读取，并将相关数据块调入Cache。地址映射方式有直接映射、全相联映射和组相联映射。直接映射是将主存地址直接映射到Cache中固定的位置；全相联映射可以将主存地址映射到Cache中的任何位置；组相联映射则是将主存地址按组映射到Cache中。
24. （1）主存容量16MB = 2^24B，按字节编址。Cache容量16KB = 2^14B。主存地址32位，Cache地址14位。区号 = 32 - 14 = 18位，组号 = log2(16MB / (16KB)) = 10位，块内地址 = 14 - 10 = 4位。
（2）主存地址0x12345678，二进制为00001010001101000101011001111000。区号为00001010001101000101，组号为0101100111，块内地址为1000。Cache地址为000010100011010001011001111000，即0x12345678（直接映射，区号对应Cache区号，组号对应Cache组号，块内地址对应Cache块内地址）。
25. （1）操作码为“ADD”对应的6位二进制编码（具体编码需根据指令系统规定）。
（2）指令格式为：操作码（6位）+源操作数1地址（5位）+源操作数2地址（5位）+目的操作数地址（5位）。R1 = 0x100, R2 = 0x200, R3 = 0x300，假设操作码为101010。则指令在内存中的存储形式为：101010 110010000 110010100 110011000（按字节依次存储，每个地址占一个字节，这里只是示例，具体编码需根据实际指令系统）。