信息材料基础第二章微电子材料与器件.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,二级,三级,四级,五级,*,2.1,半导体物理基础,2.1.1,半导体性质,电导率介于金属和绝缘体之间的材料称为半导体。,纯净半导体的电导率随温度升高而指数增加,杂质的种类和数量决定着半导体的电导率,可以实现非均匀掺杂,半导体的电导率受光辐照和高能电子等的影响,硅,(Si),、锗,(Ge),原子结构及简化模型：,+14,2,8,4,+32,2,8,4,18,+4,价电子,惯性核,完全纯净的半导体称为本征半导体。它们是制造半导体器件的基本材料。,+4,+4,4,+4,+4,+4,+4,+4,硅和锗共价键结构示意图：,共价键,本征半导体,当,T,升高或光线照射时,产生自由电子空穴对。,共价键具有很强的结合力。当,T=0K,（无外界影,响）时，共价键中无自由移动的电子。,这种现象称,本征激发,。,本征激发,当原子中的价电子激发为自由电子时，原子中留下空位，同时原子因失去价电子而带正电。,当邻近原子中的价电子不断填补这些空位时形成一种运动，该运动可等效地看作是,空穴的运动,。,注意：,空穴运动方向与价电子填补方向相反。,自由电子,带负电,半导体中有两种导电的载流子,空穴的运动,空 穴,带正电,温度一定时：,激发与复合在某一热平衡值上达到,动态平衡。,热平衡载流子浓度,热平衡载流子浓度：,本征半导体中,本征激发,产生自由电子空穴对。,电子和空穴相遇释放能量,复合。,T,导电能力,n,i,或光照,热敏特性,光敏特性,N,型半导体：,杂质半导体,+4,+4,+5,+4,+4,简化模型：,N,型半导体,多子,自由电子,少子,空穴,自由电子,本征半导体中掺入少量,五价,元素构成。,P,型半导体,+4,+4,+3,+4,+4,简化模型：,P,型半导体,少子,自由电子,多子,空穴,空 穴,本征半导体中掺入少量,三价,元素构成。,2.1.2,半导体能带结构,电子共有化量子态能级,电子填充能带模型,当原子组合成晶体后，电子的量子态将发生质的变化，它不再是固定于个别原子上运动，而是穿行于整个晶体中，电子运动的这种变化称为“,共有化,”。,施主能级,受主能级,2.1.3,半导体材料分类,元素半导体：,Si,、,Ge,、,P,、,C,化合物半导体：,GaAs,、,GaP,、,GaN,固溶体半导体：,Si-Ge,、,Ga,1-x,Al,x,As,、,Hg,x,Cd,1-x,Te,超晶格半导体：,GaAs/AlGaAs,组分型、掺杂型、应变型,2.2.1 p-n,结的形成,2.2,集成电路基础,由于,N,型半导体中有富裕的自由电子，而,P,型半导体中有富裕的自由的空穴，所以当,P,型和,N,型半导体接触时，,P,型半导体中的空穴就会向,N,型中扩散，而,N,型半导体中的电子向,P,型中扩散，结果是,P,型端带负电，而,N,型端带正电。因而会形成,内建电场,，内建电场的方向从,N,型端指向,P,型端，从而又阻止电子和空穴的扩散。最后，依靠电子和空穴浓度梯度的扩散和内建电场的电作用达到平衡，在接触面附近形成一个耗尽层，即,p-n,结,。,利用掺杂工艺，把,P,型半导体和,N,型半导体在原子级上紧密结合，,P,区与,N,区的交界面就形成了,PN,结。,掺杂,N,型,P,型,PN,结,p-n,结的形成,半导体,PN,结能带图,半导体,PN,结能带图,2.2.2,双极型晶体管,由两个相距很近的,PN,结组成,又称三极管,NPN,晶体管的偏置情况,在正常使用条件下，晶体管发射结加正向小电压，称为正向偏置；收集结加反向大电压，称为反向偏置。具有,放大信号,的功能。,2.2.3,场效应晶体管（,FET,）,场效应晶体管分类,S,源极；,G,栅极；,D,漏极,MOS,场效应晶体管的结构,N,沟,MOSFET,，电位低的一端为源，电位高的为漏；,P,沟,MOSFET,，电位高的一端为源，电位低的为漏；,MOS,场效应晶体管,结型场效应管,金属半导体场效应管,N,N,2.2.4,集成电路发展简史,58,年，锗,IC,59,年，硅,IC,61,年，,SSI,（,10,100,个元件,/,芯片）,62,年，,MOS IC,63,年，,CMOS IC,64,年，线性,IC,65,年，,MSI,（,100 1000,个元件,/,芯片）,69,年，,CCD,70,年，,LSI,（,1000 10,万个元件,/,芯片）,，,1K DRAM,71,年，,8,位,MPU IC,，,4004,72,年，,4K DRAM,，,I,2,L IC,77,年，,VLSI,（,10,万,1000,万个元件,/,芯片）,，,64K DRAM,，,16,位,MPU,80,年，,256K DRAM,，,2,m,84,年，,1M DRAM,，,1,m,85,年，,32,位,MPU,，,M68020,86,年，,ULSI,（,1000,万,10,亿个元件,/,芯片），,4M DRAM(810,6,91mm,2,0.8,m,150 mm,),，,于,89,年开始商业化生产，,95,年达到生产顶峰。,88,年，,16M DRAM,（,310,7,135mm,2,0.5,m,200mm,），,于,92,年开始商业化生产，,97,年达到生产顶峰。,91,年，,64M DRAM,（,1.410,8,198 mm,2,0.35,m,200mm,），,于,94,年开始商业化生产，,99,年达到生产顶峰。,92,年，,256M DRAM,（,5.610,8,400,mm,2,0.25,m,200mm,），,于,98,年开始商业化生产，,2002,年达到生产顶峰。,95,年，,GSI10,亿个元件,/,芯片），,1G DRAM,（,2.210,9,700 mm,2,0.18,m,200mm,），,2000,年开始商业化生产，,2004,年达到生产顶峰。,97,年，,4,G DRAM,（,8.810,9,986mm,2,0.13,m,300 mm,），,2003,年进入商业化生产。,人的大脑：,约有,140,亿个脑细胞，每个脑细胞可完成“异或”或“或非”功能，长度约为,150,m,，消耗的能量约为,0.2,pJ,。,比一比！,大规模集成技术：,可在,14,cm,2,的面积上制作出,140,亿个具有同样功能的器件，每个器件的长度约为,15,m,，消耗的能量约为,0.005,pJ,，工作寿命可达,10,亿小时以上。,集成电路工业发展的第一定律即所谓,摩尔定律,。,Intel,公司的创始人之一,戈登,摩尔,先生在,1965,年,4,月,19,日发表于,电子学杂志,上的文章中提出，集成电路的能力将每年翻一番。,1975,年，他对此提法做了修正，称集成电路的能力将每两年翻一番。,摩尔定律现在的表达是：在价格不变的情况下，,集成电路芯片上的晶体管数量每,18,个月翻一番，即每,3,年乘以,4,。,2.2.5,集成电路的发展规律,集成电路工业发展的另一些规律为,建立一个芯片厂的造价也是每,3,年乘以,4,；,线条宽度每,6,年下降一半；,芯片上每个器件的价格每年下降,30%40%,；,晶片直径的变化：,60,年：,0.5,英寸，,65,年：,1,英寸，,70,年：,2,英寸，,75,年：,3,英寸，,80,年：,4,英寸，,90,年：,6,英寸，,95,年：,8,英寸（,200 mm,），,2000,年：,12,英寸（,300 mm,）。,2.2.6,集成电路分类,按集成电路功能,：数字集成电路和模拟集成电路,按结构形式分类,：半导体集成电路、膜集成电路和,混合集成电路,按有源器件类型和工艺,：双极型集成电路和,MOS,集成电路,按规模大小分类,：小规模、中规模、大规模、超大,规模、甚大规模、巨大规模。,指在一块玻璃或陶瓷基片上，用膜形成技术和光刻技术等形成的多层金属和金属氧化物膜构成电路中全部元器件及其互联而实现某种电路功能的集成电路。,2.2.7,集成电路的发展展望,目标：集成度 、可靠性 、速度 、功耗 、成本,努力方向：线宽 、晶片直径 、设计技术,1992,1995,1998,2001,2004,2007,比特,/,芯片,16,M,64,M,256,M,1,G,4,G,16,G,特征尺寸（,m,）,0.5,0.35,0.25,0.18,0.12,0.07,晶片直径（,mm,）,200,200,200 400,200 400,200 400,200 400,美国,1992,2007,年半导体技术发展规划,美国,1997,2012,年半导体技术发展规划,1997,1999,2001,2003,2006,2009,2012,比特,/,芯片,256M,1,G,4,G,16,G,64,G,256,G,特征尺寸,（,m,）,0.25,0.18,0.15,0.13,0.1,0.07,0.05,晶片直径,（,mm,）,200,300,300,300,300,450,450,我国国防科工委对世界硅微电子技术发展的预测,2000,2010,2020,集成度,1,G,64,G,256,G,特征尺寸（,m,）,0.18,0.10 0.07,0.05 0.01,晶片直径（,mm,）,300,400,450,可以看出，专家们认为，,至少在未来,10,年内，,IC,的发展仍将遵循摩尔定律，,即集成度每,3,年乘以,4,，而线宽则是每,6,年下降一半。,硅技术过去一直是，而且在未来的一段时期内也还将是微电子技术的主体。,目前硅器件与集成电路占了,2000,多亿美元的半导体市场的,95%,以上。,硅微电子技术发展的几个趋势,1,、单片系统集成（,SOC,）,2,、整硅片集成（,WSI,）,3,、半定制电路的设计方法,4,、微电子机械系统（,MEMS,）,5,、真空微电子技术,硅技术以外的半导体微电子技术发展方向,1,、,GaAs,技术,电子漂移速度快（硅的,5.,7,倍），抗辐射能力强，因此在武器系统中有重要作用。,2,、,GeSi,/,Si,异质结技术,与目前已极为成熟的硅工艺有很好的兼容性，但可制成比硅器件与集成电路频率更高，性能更好的器件与集成电路，被誉为第二代硅技术。,3,、宽禁带材料及器件技术,主要有,SiC,与,GaN,材料，主要优点是工作温度可高达,300,摄氏度以上，因此在军用系统中有重要的应用价值。,2.2.8,集成电路发展面临的问题,1,、基本限制,如热力学限制。由于热扰动的影响，对数字逻辑系统，开关能量至少应满足,E,S,4,kT,=1.65,10,-20,J,。当沟道长度为,0.1,m,时，开关能量约为,5,10,-18,J,。在亚微米范围，从热力学的角度暂时不会遇到麻烦。又如加工尺度限制，显然原子尺寸是最小可加工单位，但现在的最小加工单位远远大于这个数值。,2,、器件与工艺限制,3,、材料限制,硅材料较低的迁移率将是影响,IC,发展的一个重要障碍。,4,、其他限制,包括电路限制、测试限制、互连限制、管脚数量限制、散热限制、内部寄生耦合限制等。,2.2.9,集成电路基本工艺技术,器件设计,芯片制造,封装,电路设计,材料制备,Crystal,Growth,Slicing,Graphite Heater,Si Melt,Si Crystal,Polishing,Wafering,High Temp.,Annealing,Furnace,Annealed Wafer,Defect Free,Surface by,Annealing,(,Surface Improvement）,Surface Defect,Map,Polished Wafer,横向加工,：图形的产生与转移（又称为光刻，包括曝光、,显影、刻蚀等）。,纵向加工,：掺杂（扩散、离子注入、中子嬗变等），,薄膜制备（蒸发、溅射、热氧化、,CVD,等）。,在大规模集成电路制造过程中，光刻是最复杂、最昂贵和最关键的技术。,光刻的成本占了总制造成本的,1,/,3,以上,。在集成电路制造技术的发展过程中，光刻技术的贡献约占,2,/,3,。,芯片制造,涂光刻胶（正）,选择曝光,热氧化,SiO,2,工艺流程举例（,PN,结的制造）,去胶,掺杂,显影第,1,次图形转移）,刻蚀（第,2,次图形转移）,N,P,蒸发镀,Al,膜,光刻,Al,电极,CVD,淀积,SiO,2,膜,光刻引线孔,S,G,D,N,沟道硅栅,MOSFET,剖面图,P,N,N,CMOS,结构剖面图,2.3,微电子材料,衬底材料,栅结构材料,互连材料,钝化层材料,封装材料,硅基微电子学中的材料系统,2.3.1,衬底材料,锗（,Ge,）,是最早用于集成电路的衬底材料。,Ge,的优点：,载流子迁移率比硅高；,在相同条件下，具有较高的工作频率、较低的饱和压降、较高的开关速度和较好的低温性能。,Ge,的缺点：,最高工作温度只有,85,，,Ge,器件热稳定性不如硅；,Ge,无法形成优质的氧化膜；,Ge,中施主杂质的扩散远比受主杂质快，工艺制作自由度小。,Ge,禁带宽度,0.72eV,Si,禁带宽度,1.1eV,水平布里奇曼法示意图,用途：,Ge,、,GaAs,、,GeSe,、,GeTe,、,ZnS,等单晶制备,硅（,Si,）,是今后相当长时间内集成电路的衬底材料。,硅的,优点,：,Si,器件的最高工作温度可达,200,；,高温下可氧化生成二氧化硅薄膜；,受主和施主杂质扩散系数几乎相同；,Si,在地壳中的储量非常丰富，,Si,原料是半导体原料中,最便宜的。,硅材料发展趋势,：,晶片直径越来越大,缺陷密度越来越小,表面平整度越来越好,单晶硅的制备过程,石英砂粗硅（工业硅）高纯多晶硅单晶硅,纯度,95,99,纯度,99.9999999,直拉法,优点,：,不受容器限制，克服应力导致晶体缺陷的缺点；籽晶旋转，克服熔体温度不均匀性引起的非均匀凝固。,用途,：,Si,、,Ge,、,GaAs,单晶制备。可批量生产,300mm,硅单晶，,350mm,的硅单晶制备也已成熟。,区熔法,优点,：,制备过程中熔体不与任何器物接触；熔区体积很小，不需要保温隔热系统。杂质对晶体的玷污很小。,用途,：,Si,、,GaAs,单晶制备。,绝缘层上硅,SOI,（,silicon on insulator,SOI,）,是一种新型的硅芯片材料。,SOI,结构：,绝缘层,/,硅,硅,/,绝缘层,/,硅,优点：,减少了寄生电容，提高了运行速度,（提高,20,35,）,具有更低的功耗,（降低,35,70,）,消除了闩锁效应,抑制了衬底的脉冲电流干扰,与现有硅工艺兼容，减少了,13,20,工序,绝缘层上硅,SOI,制备技术,注氧隔离技术（,Separation by Implanted Oxygen,，,SIMOX,）,此技术在普通圆片的层间注入氧离子经超过,1300,高温退火后形成隔离层。该方法有两个关键步骤：高温离子注入和后续超高温退火。,键合再减薄的,BESOI,技术（,Bond and Etch back,）,通过硅和二氧化硅键合,(Bond),技术，两个圆片能够紧密键合在一起，并且在中间形成二氧化硅层充当绝缘层。这个过程分三步来完成。第一步是在室温的环境下使一热氧化圆片在另一非氧化圆片上键合；第二步是经过退火增强两个圆片的键合力度；第三步是通过研磨、抛光及腐蚀来减薄其中一个圆片直到所要求的厚度。,键合技术工艺过程,绝缘层上硅,SOI,制备技术,注氢智能剥离技术（,Smart Cut,）,1995,年，,M Bruel,利用键合和离子注入技术的优点提出了智能剥离（,Smart-Cut,）技术。它是利用氢离子注入到硅片中，形成具有气泡层的注氢片，与支撑硅片键合（两个硅片中至少有一片的表面带有热氧化的,SiO,2,覆盖层），经适当的热处理使注氢片从气泡层处完整裂开，形成,SOI,结构。,注氢智能剥离工艺过程,绝缘层上硅,SOI,制备技术,注氧隔离和键合的,Simbond SOI,技术,利用氧离子注入产生的一个分布均匀的离子注入层，并在退火过程中形成二氧化硅绝缘层。此二氧化硅绝缘层用来充当化学腐蚀阻挡层，可对圆片在最终抛光前器件层的厚度及其均匀性有很好的控制。由于在此工艺中，表层硅的均匀性由氧离子注入工艺来控制，因此，顶层硅均匀性很好。同时，绝缘埋层的厚度可随意调节。,2.3.2,栅结构材料,包括,栅绝缘介质,和,栅电极材料,。,栅绝缘介质,：缺陷少、漏电流小、抗击穿强度高、稳定性好、与,Si,有良好的界面特性、界面态密度低。,二氧化硅,氮氧化硅,高,k,材料,可有效防止硼离子扩散、高介电常数、低漏电流密度、高抗老化击穿特性,增加介质层物理厚度、减小隧穿电流,如：,Ta,2,O,5,、,TiO,2,、（,Sr,，,Ba,）,TiO,3,等,栅电极材料,：串联电阻小，寄生效应小。,Al,多晶硅,Polycide/Salicide,不能满足高温处理的要求,电阻率高,多晶硅,/,金属硅化物（,TiSi,2,、,WSi,2,）,2.3.3,互连材料,用平面工艺制作的单个器件必须用导线相互连接起来，称为互连。,工艺（减法工艺）,：首先去除接触孔处的,SiO,2,层以暴露硅，然后用,PVD,（物理气相沉积）在表面沉积一层金属实现互连。,互连材料包括,金属导电材料,和相配套的,绝缘介质材料,。传统的导电材料用,铝和铝合金,，绝缘材料用,二氧化硅,。,然而，目前,多层互连技术,已成为,VLSI,和甚大规模集成电路（,ULSI,）制备工艺的重要组成部分。当前,0.18m,高性能,ULSI,（例如,CPU,）已具有多达,7,层的铜互连线。因此，寻求,较低电阻率的金属互连线材料和较低介电常数的绝缘材料,已成为深亚微米和纳米器件的一大研究方向。,多层互连结构,集成度增加,互连层数增加,互连引线面积、电阻增大,互连时延增加、信号衰减,优化互连布线设计,采用新的互连材料,Cu,优点：,（,1,）铜的电阻率为,1.7/cm,，铝的电阻率为,3.1/cm,；,（,2,）铜连线的寄生电容比铝连线小；,（,3,）铜连线的电阻小，铜连线,IC,功耗比铝连线,IC,功耗低；,（,4,）铜的耐电迁移性能远比铝好，有利于,IC,可靠性的提高；,（,5,）铜连线,IC,制造成本低。比铝连线,IC,工艺减少了约,20%,30%,的工序，特别是省略了腐蚀铝等难度较大的瓶颈工序；,（,6,）铜连线有更小的时钟和信号畸变，改善了片上功率分配。,铜连线的布线层数目比铝连线少。,因此,Cu,是一种比较理想的互连材料。,问题,Cu,污染问题,形成铜硅化物,布线问题,解决办法,双镶嵌技术,双镶嵌技术流程图,低,k,介质层间绝缘材料,低,k,介质指介电常数较低的材料，多层互连中用它来取代传统的,SiO,2,作为层间绝缘。它可在不降低布线密度的条件下，有效地减小互连电容值，使芯片工作速度加快、功耗降低。,目前最有前途和有可能应用的低,k,介质是：,新型的掺碳氧化物,，它可提高芯片内信号传输速度并降低功耗，该氧化物通过简单的双层堆叠来设置，易于制作；,多孔,Si,低,k,绝缘介质,；,黑金刚石,，一种无机和有机的混合物；,超薄氟化氮化物,，它加上由有机层构成的隔离薄膜，使得铜扩散减少一个数量级或更多，从而增强多层互连芯片工作的可靠性。,此课件下载可自行编辑修改，供参考！,感谢您的支持，我们努力做得更好！,