数字电子技术基础(第五版)复习.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,.,*,数字电子技术基础,向 腊,怀化学院,电话：[phone],QQ：2322534,总复习,.,第1章 逻辑代数基础,1.1 数制和码制,考点：,数制码制（二进制、十进制和十六,进制相互转换、8421码、余3码编码）。,十二进制转换,分整数和小数两部分：,整数部分,除以2,取,余,，小数部分,乘以2,取,整,。,！注意：,由高位指向低位,整数部分箭头,向上,小数部分箭头,向下,。,(,S,),10,=,k,n,2,n,+,k,n,1,2,n,1,+,k,n,2,2,n,2,L,+,k,1,2,1,+k,0,2,0,=,2(,k,n,2,n,1,+,k,n,1,2,n,2,+,L,+,k,1,),+,k,0,数字电子技术基础,.,2 )2()(2 2,23110 1 2,+=,m,kS k k k,L,同理,2(2 2 2 )(2 2 ),12 32312,+=+,mm,k k k k k k,LL ,数字电子技术基础,小数部分的转换：乘2取整法。,m,+,1,(,S,),10,=,k,1,2,1,+,k,2,2,2,+,L,+,k,m,2,m,左右同乘2：,m,+,1,m,+,2,同理，若将十进制数转换成任意,R,进制数,(,N,),R,，则整数部分转换采用除,R,取余法；小,数 部 分 转 换 采 用 乘,R,取 整 法。,.,数字电子技术基础,二十六进制转换,四位二进制数对应一位十六进制数。,2-16,进制：从,小数点,开始分别向左、向右 将 二 进 制 数 按 每 四 位 一 组 分 组,(,不 足 四位补,0),，然后写出每一组等值的十六进制数。,16-2,进制,:,采用与二,十六进,制转换相反,的步骤，即只要按原来顺序将每一位十六,进制数用相应的四位二进制数代替即可。,.,数字电子技术基础,八进制与二进制转换,八进制转换为二进制时将每位八进制数展开成,三位二进制数，排列顺序不变即可。,八进制的基数,8=2,3,，可将三位二进制数表,示,一位八进制数，即,000,111,表示,0,7,。二进制转,换为八进制时，由小数点开始，整数部分,自右向,左，小数部分自左向右，三位一组，不够三位的添,零补齐，则每三位二进制数表示一位八进制数。,例：,(10110.011),B,=,(26.3),O,例：,(752.1),O,=(111 101 010.001),B,.,数字电子技术基础,1、原码,在数字电路和计算机系统中，二进,制数的正、负用0、1表示，称为原,码或机器码。,2、补码,正数的原码、反码、补码一样！,.,BCD代码,：用4位二进制数码表示1位十进制数时所,采用的代码。,所谓的,8421,码，就是指各位的权重是,8,4,2,1,，其中,10101111,等六种状态是不用,的，称为禁用码。,不能省略！,（,1985,）,10,=,（,0001 1001 1000 0101,）,8421BCD,格雷码：任意两个相邻的数所对应的代码之,间只有一位不同，其余位都相同。,数字电子技术基础,.,1.2,逻辑代数基础,考点：,1.逻辑运算（与、或、非、同或、异或,运算及符号），会看运算符号是后面的基础。,必须掌握,2.逻辑函数表示及化简（基本定理、表示方,法、公式化简法、卡诺图化简）必须掌握,分清对偶定理与反演定理,记住常用公式,卡诺图化简尤其注意无关项的化简。,数字电子技术基础,.,A,A,A,A,=,01定律,：0,A=0,1,A=A,0+A=A,1+A1,重叠律,：A,A=A,A+A=A,互补律,：A,A=0,A+A=1,交换律,：A+B=B+A，A,B=B,A,结合律,：A+(B+C)=(A+B)+C，A,(B,C)=(A,B),C,分配律,：A(B+C)=A,B+A,C，,A+B,C=(A+B),(A+C),反演律,：A,B=A+B，A+B=A,B,还原律,：A=A,DeMorgan,s Theorem,A,B,=,AB,+,A B,A,B,=,AB,+,A B,0,A,(A,的个数为偶数,),(A,数字电子技术基础,的个 为奇,),.,(,5,),A,(,A,+,B,),=,A,(,6,),A,A,B,=,AB,A,A,B,=,A,数字电子技术基础,(,4,),AB,+,A C,+,BC,=,AB,+,A C,(,2,),A,+,A B,=,A,+,B,(,3,),AB,+,AB,=,A,(,1,),A,+,AB,=,A,吸收法,消因子法,并项法,消项法,.,数字电子技术基础,反演定理与对偶定理相同：,0,1,，,1,0,，,+,，,+,反演定理与对偶定理区别：,反演定理还需将,A,A,A,A,得到的结果是原函数的非,若两逻辑式相等,则它们的对偶式也相等。,.,数字电子技术基础,逻辑函数的卡诺图化简法,构成卡诺图的原则是：,N变量的卡诺图有2,N,个小方块（最小项）；,最小项排列规则：几何相邻的必须逻辑相邻。,BC,A,00,01,11 10,0,1,AB,CD,00 01 11,10,00,01,11,10,三变量卡诺图,四变量卡诺图,.,数字电子技术基础,圈组技巧,(,防止多圈组的方法,),先圈孤立的1；,再圈只有一种圈法的1；,最后圈大圈；,检查：每个圈中至少有一个1未被,其它圈圈过。,.,例,用卡诺图化简逻辑函数,Y(A,、,B,、,C,、,D)=,m(0,1,2,3,4,5,6,7,8,10,11),解：,A,BC,BD,Y,=,A,+,BC,+,B D,数字电子技术基础,.,数字电子技术基础,无关项在化简中的应用,采用卡诺图化简函数时，可以利用无关项,来扩大卡诺圈：如果加后矩形框增大，则,视为1；否则为0。,.,AB,01,CD,00,00,01,11,10,AB,CD,00,00,01,11,10,A B C D F,0 0 0 0,0,0 0 0 1,0,0,0,0,0,0,0,1,0,0,1,1,1,1,0,1,1,0,0,1,1,0,0,1,0,1,0,1,0,0,0,0,1,1,1,1,1,0,0,1,1,1,1,1,1,1,1,0,0,1,1,1,1,1,1,0,0,1,1,0,1,0,1,0,1,X,X,X,X,X,X,F,=,ABC,+,ABD,+,ABC,例：用 8421BCD码表示一位十进制数X,当x5时，输出F=1，否则输出F=0，,求 F 的最简与或式。,01 11 10,ABC,ABD,ABC,解：依 题 意 列 真 值 表,。,由真值表写出 F 表达式：,F,=,m,(,5,9,),+,d,(,10,15,),不考虑无关项的化简 考虑无关项的化简,11 10,A,BD,BC,F,=,A,+,BD,+,BC,数字电子技术基,础,.,第2章,门电路,考点：,1.三极管的开关特性、截止工作状态和 饱 和 状 态（状 态 判 定、开 启 电 压0.7、深 度 饱 和 时 集 电 极 和 发 射 极 间 电 压0.1 0.3）,2.TTL门电路（工作原理、根据电路图分析,逻 辑 函 数 及 功 能、OC 门 与TS 门 原 理 及 应用）,3.COMS门电路（同TTL）,数字电子技术基础,.,第3章,组合逻辑电路,考点：,1.组合逻辑电路设计方法（判断输入（输,出）、真值表、函数式（化简）、电路图）解题的,时候一步一步求解，还不明白解题步骤的同学请参,考课件。,2中规模集成电路（编码器、译码器、数据选择,器、加法器、比较器）明确上述集成电路的功能,（输入、输出、实现的功能、常用片子的管脚功,能）给出一个片子会进行连线设计,3竞争冒险现象（检查方法）,关于前四章，考题的难度不会大于期中考试的难度,数字电子技术基础,.,数字电子技术基础,设计电路,分析电路,数字电路逻辑图逻辑函数式,真值表分析逻辑功能。,实际问题真值表逻辑函数式,逻辑图设计完成数字电路。,注意：需要对求得的逻辑函数式进行化简,.,数字电子技术基础,编码器,n,位二进制代码可以表示,2,n,个对象或信号。,普通编码器：任何时刻只允许输入一个编码信号,优先编码器：允许多个输入信号同时有效，但它,只按其中优先级别最高的有效输入信,号编码,3-8,译码器：表达式,Y,0,=A,2,A,1,A,0,Y,1,=A,2,A,1,A,0,Y,7,=A,2,A,1,A,0,Y,0,Y,7,是,A,、,B,、,C,全部最小项的译码输出,，亦称,最小项译码器。,.,数字电子技术基础,A,0,A,1,A,2,S,3,S,2,S,1,Y,7,地,V,CC,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,74HC138,16,15,14,13,12,11,10,9,5,6,7,8,1,2,3,4,A,2,A,0,是译码器输入端，,Y,0,Y,7,是译码器输出端。,且 低 电 平 有 效。,S,2,S,3,S,1,为 三 个 片 选 输 入 端，只 有当它们分别为,0,、,0,、,1,，译码器才正常译码；否则不论,A,2,A,0,为何值，,Y,0,Y,7,都输出高电平。,低电平有,效输出,三位二进,制代码,.,数字电子技术基础,实现方法：,（1）把函数式化为最小项之和的形式。,（2）设定函数变量与译码器输入端的对应关系。,（3）把函数式变换为与译码器输出相吻合的形式。,（3）附加必要的门（或门或与非门),画出逻辑图。,依据：,当控制端为有效电平时，若译码器输入端接,逻辑变量，在译码器的输出端则可得到输入,变量的全部最小项。,n,位二进制译码器的输出给出了,n,变量的全部,最小项。通过附加必要的门，可获得任意形,式 数 量 不 大 于,n,的 组 合 逻 辑 函 数。,用译码器设计组合逻辑电路,.,0,+,m,4,+,m,7,Y,1,=,m(0,4,7),=,m,=,m,0,+,m,4,+,m,7,=,m,0,m,4,m,7,=,Y,0,Y,4,Y,7,m(0,1,2,3),Y,2,=,=,Y,0,Y,1,Y,2,Y,3,数字电子技术基础,原理:,(1)任何一个逻辑函数可以写成表达式Y=,m,i,；,(2)二进制译码器可产生n个变量的所有2,n,个m,i,。,所以，译码器加或门（译码器输出低电平时用与非门）可实现。,例,1,试用,38,译码器实现函数：,Y,1,=,m(0,4,7),Y,2,=,m(0,1,2,3),.,Y,2,=,Y,0,Y,1,Y,2,Y,3,数字电子技术基础,S,1,S,2,S,3,1,A,2,A,1,A,0,A B C,Y,1,=,Y,0,Y,4,Y,7,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,74LS138,&,Y,1,&,Y,2,.,四,选,一,D,0,输,D,1,入,D,2,D,3,Y,输,出,A,0,A1,选择控制（地址控制）,数字电子技术基础,Y,选择控制,（,多路开关,）,有,2,n,个数据输入端，一个输出,端，用,A,i,控制，把其中的某个,输入信号送到输出端。,D,0,D,1,D,2,D,3,Ai,数据选择器,从一组数据中选择出某一数据,1.数据选择器工作原理,.,数字电子技术基础,4选1数据选择器表达式：,Y=(,D,0,A,1,A,0,+,D,1,A,1,A,0,+,D,2,A,1,A,0,+,D,3,A,1,A,0,)S,8选1数据选择器表达式：,Y =,D,0,(,A,2,A,1,A,0,）,+,D,1,(,A,2,A,1,A,0,）,+,D,7,(,A,2,A,1,A,0Y=A,B=AB+AB,。,数字电子技术基础,A,D,0,D,1,D,2,D,3,S,Y,A,0,A,1,Y,例：用四选一数据选择器实现逻辑函数,B,Y=A,1,A,0,D,0,+A,1,A,0,D,1,+A,1,A,0,D,2,+A,1,A,0,D,3,1,若,A,A,1,，,B,A,0,，,则,D,0,D,3,0,，,D,1,D,2,1,用数据选择器设计组合逻辑电路,组合逻辑函数：Y,m,i,若S1，A,i,作为输入变量，,Y,m,i,D,i,，所以可以方便的实现n个变量的组合电路。,.,数字电子技术基础,用具有n位地址的选择器，可以产生输入变,量数不大于n+1的组合逻辑函数。,实现方法,：,（1）把函数式变换为与选择器表达式完全对,应的形式。,（2）两式相对照，找出变量对应关系。,（3）画逻辑图。,.,数字电子技术基础,若用八选一数据选择器,CC4512,实现上述三变量逻辑函数,Y=D,0,A,2,A,1,A,0,+D,1,A,2,A,1,A,0,+D,2,A,2,A,1,A,0,+D,3,A,2,A,1,A,0,+D,4,A,2,A,1,A,0,+D,5,A,2,A,1,A,0,+D,6,A,2,A,1,A,0,+D,7,A,2,A,1,A,0,1,0,CC4512,输出,Y,的逻辑函数式为,Z,D,5,D,0,A,2,A,1,A,0,A B C,D,6,D,7,DIS INH,Y,控制端,D,1,D,2,D,3,D,4,CC4512,高电平,Z=A BC+AC+ABC,D,0,=D,3,=D,5,=D,7,=1,D,1,=D,2,=D,4,=D,6,=0,.,第4章,触发器,考点：,1.触发器的功能和特点（2个稳态、具,有存储功能）,2.SR锁存器、电平SR触发器、主从JK触发器,工作原理和工作特性表（即动作特点）会画波,形图,做题的时候请仔细留意题目给出的是什么触发,器，会根据图形符号识别触发器，能够掌握书,上P229例5.4.3就表示掌握本章了。,数字电子,技术基础,.,数字电子技术基础,考点：,3.对于边沿触发器其特点是输出结果仅由有,效的边沿信号到来时刻的输入信号的状态决定，因,此可以仅根据有效时间沿输入信号进行判断就可以,了。,4 触发器逻辑功能分类、特性方程（SR触发器 JK触,发器 D触发器 T触发器 T/触发器）必须掌握，尤其,是特性方程,注意按逻辑功能分类的触发器必须是时钟控制的触,发器。,.,数字电子技术基础,触发器逻辑符号比较,CP,CP,主从型，上升沿触发,边缘型，下降沿触发,CP,同步型，正电位触发,CP,边缘型，上升沿触发,.,数字电子技术基础,逻辑符号,“,”,表示边沿触发方式,“,”,表示主从触发方式,非号,“,”,：表示低电平有效,加 小 圆 圈,“,”,：表 示 低 电 平 有 效 触 发 或 下 降,沿有效触发,不 加 小 圆 圈,“,”,：表 示 高 电 平 有 效 触 发 或 上,升沿有效触发。,触发器的两要素,1逻辑功能,描述方法：逻辑符号、特性表、特性方程,.,数字电子技术基础,特性表,.,数字电子技术基础,(3)特性方程,.,数字电子技术基础,(1)基本SR触发器,直 接 电 平 触 发（低 电 平 有 效/高 电 平 有 效），无,CLK,(2)同步触发,CLK,的（高/低）电平期间触发，,在整个电平期间接收信号SR/JK/D/T，,在整个电平期间状态相应更新，所以存在空翻。,2.触发方式,(3)边沿触发,只在,CLK,的或,边沿触发，,只在,CLK,的或边沿接收信号SR/JK/D/T，,只在,CLK,的或边沿状态更新，克服了空翻。,.,数字电子技术基础,(4)主从触发,有主、从两个触发器，在,CP,的高/低电平期间交,替工作、封锁，,只 在,CP,的 高 电 平 期 间（或 低 电 平 期 间）接 收 信号SR/JK/D/T，,只在,CP,的或,边沿总的输出状态更新。,集成触发器中常见的直接置0和置1端,R,D,：直接（异步）置0端,S,D,：直接（异步）置1端，,非号：低电平有效，,直接（异步）：不受CP的影响。,.,=,J Q,+,KQ,数字电子技术基础,JK,触发器,：逻辑功能最完善,D,触发器,：单端输入，使用最方便,1.JK,RS,触发器,n,n,Q,n1,n,Q,=,S,+,RQ,n,+,1,令：,J,=,S,，,K,=,R,.,=,J Q,+,KQ,=,D,=,DQ,+,DQ,=,T Q,+,TQ,数字电子技术基础,2.JK,D,触发器,Q,n,+,1,n,n,Q,n,+,1,n,n,3.JK,T,触发器,n,n,Q,n,+,1,Q,n,+,1,=,J Q,n,+,KQ,n,令：,J,=,K,T,令：,J,=D,，,K,D,.,4.JK,T,触发器,Q,n,+,1,=,J Q,n,+,KQ,n,Q,n,+,1,=,Q,n,5.D,T,触发器,Q,n,+,1,=,D,Q,n,+,1,=,Q,n,数字电子技,术基础,令：,J,=,K,1令：,D,=,Q,n,.,【例】边沿触发器组成的电路如图所示，已知其输入波形，,试分别画出,Q,1,、,Q,2,端的波形。设电路初态均为,0,。,1,2,3,4,5,CP,Q,1,Q,2,C,C,1,1,D,A,Q,1,CP,&,Q,2,1,J R,D,C,1,1,K,A,B,C,=1,=1,CP,1,A,B,Q,1,n,+,1,=,D,=,AQ,1,J,=,A,B,K,=,A,B,Q,n,+,1,=,J Q,2,+,K Q,2,=,(A,B),Q,2,+,(A,B,数字电子技术基础,2,Q,=,A,B),2,.,数字电子技术基础,第5章 时序逻辑电路,考点：,1.时序逻辑电路的分析（电路输出方程、驱,动方程、状态方程、状态转换图/表、会分析逻辑功,能、时序图）必须掌握,2.常用时序逻辑电路（寄存器（移位）、计数器）,明确上述逻辑电路的功能（寄存、计数），对于,常用161、160片子须知道是什么片子（161为4位二,进制加法同步计数器、160同步十进制加法计数,器），记住管脚分别代表的功能，会连线。,.,数字电子技术基础,考点：,计数器：加法计数器、减法计数器以及可逆,计数器；同步计数器（二进制计数器、十进制计数,器、任意进制计数器的设计）以及异步计数器其中,同步计数器更为重要，任意进制的计数器设计必须,掌握，同时设计时注意进位信号的输出。,3时序逻辑电路的设计方法（逻辑抽象、状态转换,图/表（状态化简、状态编码、画次态/输出卡诺,图、化简求状态方程、驱动方程、画逻辑图）课件,上例题必须掌握。,注意求解时，明确步骤，逐步求解，尤其是状态,化简一定不要忽略。,.,数字电子技术基础,时序逻辑电路与组合逻辑电路的区别：,时序电路在任一时刻的输出不仅取决于该时刻,的输入信号，而且与电路过去所处的状态有关。,按输出信号的特点分类,（1）Mealy（米利）型：输出取决于电路的状态和输,入,Y(tn)=FX(tn),Q(tn),（2）Moore（穆尔）型：输出仅仅取决于电路的状态,Y(tn)=FQ(tn),.,数字电子技术基础,根据逻辑图写出时序电路的各触发器的,驱动,方程和输出方程,。,根据已求出的驱动方程和所用触发器的,特征,方程,，获得时序电路的,状态方程,。,根据时序电路的状态方程和输出方程，建立,状态转移表,，进而,画出状态图和波形图,等。,分析电路的逻辑功能,并检查是否能自启动。,时序逻辑电路的分析方法,同步时序电路的分析步骤：,.,任意进制计数器的构成方法,1.M N,必须用多片N进制计数器组合起来，才能构成M进制计数器。,各级之间的连接方式分为：,串行进位方式、并行进位方式、整体置零方式和整体置数方式,若M可分解为M=N,1,N,2,，可用串行进位或并行进位方式将N1进制,和N,2,进制的,计数器连接起来。,串行进位方式：低位片的进位输出信号作为高位片的时钟输入,。,并行进位方式：低位片的进位输出信号作为高位片的工作状态,控制信号（使能），两片的时钟输入端同时接,输入信号。,.,数字电子技术基础,一、逻辑抽象，画出电路的状态转换图或状态转换表,1.分析逻辑问题，确定输入变量、输出变量及电路的状,态数。,2.定义输入、输出逻辑状态和每个电路状态的含义，并,将电路状态顺序编号。,3.按照题意列出状态转换表或状态转换图。,二、状态化简（合并等价状态）,等价状态：若电路的两个状态在所有的输入相同的时,候，输出相同，转换到的新状态也相同，称为等价状态。,可以合并为一个状态。,时序逻辑电路的设计方法,已知逻辑功能，求出满足这一逻辑功能的逻辑电路。,.,逻辑图,并检查,三、状态分配（状态编码）,状态分配,就是给每一种状态分配一个二进制代码,1、,确定触发器数目为n，时序电路的状态为M，,则,2,n,M 2,n1,2、,状态编码从2,n,个状态中选出M个状态,四、选定触发器类型，求输出方程、状态方程、驱,动方程,五、检查电路能否字启动,六、画出逻辑电路图。,由给定的逻,辑功能建立,原始状态图,和原始状态,表,状态,化简,状态,分配,选择,触发,器类,型,确定,画出,激励方程组,和,输出方程组,自启动,数字电子技术基础,.,数字电子技术基础,第6章 脉冲波形的产生和整形,考点：,1.必须掌握掌握施密特触发器（trigger）,的性能、特点及正、负阈值电压的计算,注意和第五章触发器相比其不具有存储功能，另,外有,同相,输出和,反向,输出两种，请看清题，要会识,别各自的符号,2.单稳态触发器、多谐振荡器必须掌握,会分析其工作原理和工作过程（RC电路充、放,电），会画波形图及进行参数计算,请注意书上P500总结的波形分析方法的步骤,3.555定时器及其应用概念,.,第8章 半导体存储器和可编程逻辑器件,1.概念（,分类、字线、位线及容量的概念,）,2.存储器,存储容量,的扩展：,字扩展、位扩展、字位扩展。,3.,用存储器实现组合逻辑函数（点阵图）,.,第9章 A/D转换与D/A转换,1.D/A转换,掌握4位倒T形D/A转换器的工作原理,2.A/D转换,A/D转换的4个过程,了解逐次渐近型和双积分型A/D转换器 的工作原理,.,数字电子技术基础,请大家考试时细心，解题时,尽可能步骤全面，毕竟是按步骤,给分，尽量不要留空，祝大家取,得好的成绩。,.,