数字电子技术课后习题答案.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,二级,三级,四级,五级,*,数字电子技术作业,第一章数字逻辑基础,第二章逻辑门电路,第三章组合逻辑电路,第五章时序逻辑电路,第七章半导体存储器,第六章脉冲波形的产生与整形,第八章可编程逻辑器件,第九章数,/,模和模,/,数转换器,1,1.12,写出下图所示各逻辑图的输出函数表达式，列出它们的真值表。,F1,F2,F3,F4,解：,2,3,1.14,化简下列逻辑函数，并画出实现逻辑函数的逻辑图。,（,1,）用与非门实现,Y,1,=,解：,不是唯一！,4,1.17,写出下图所示各函数的最简与或表达式。,5,2.16,写出下图所示,TTL,门电路输出信号的逻辑表达式。,6,2.21,由,COMS,传输门构成的电路如下图,(a,）所示，,A,、,B,为信息输入，,C,为控制输入，其波形如下图（,b,）所示。设,V,DD,=+5V,，,U,SS,=0V,，,U,TP,=U,TN,=3V,。要求按比例画出输出信号,Y,波形。,7,3.2,已知逻辑电路如图,P3.2,所示，分析电路的功能。,8,解：逻辑表达式,电路实现“意见一致”功能,A B C,Y,0 0 0,0,0 0 1,1,0 1 0,1,0 1 1,1,1 0 0,1,1 0 1,1,1 1 0,1,1 1 1,0,真值表,9,3.6,试设计一个,8421BCD,码的验码电路。要求输入量,DCBA2,，或,7,时，电路输出,Y,为高电平，否则输出为低电平。用与非门和反相器设计电路，写出,Y,的表达式。,解：输出,Y,的卡诺图如下,10,11,3.9,某实验室有红、黄两个故障灯，用来表示三台设备的工作情况。当只有一台设备有故障时，黄灯亮；若有两台设备同时产生故障时，红灯亮；而当三台设备都产生故障时，红灯、黄灯同时亮。试设计一个控制指示灯的逻辑电路，用适当的逻辑门实现。,解：,A,、,B,、,C,表示三台设备，逻辑“,1”,表示有故障；红灯（,R,）、黄灯（,Y,）逻辑“,1”,表示灯亮，真值表如下：,12,A B C,R Y,0 0 0,0 0,0 0 1,0 1,0 1 0,0 1,0 1 1,1 0,1 0 0,0 1,1 0 1,1 0,1 1 0,1 0,1 1 1,1 1,13,14,3.13,某医院有一、二、三、四号病室,4,间，每室设有呼叫按钮，同时在护士值班室内对应的装有一号、二号、三号、四号,4,个指示灯。,现要求当一号病室的按钮按下时，无论其它病室的按钮是否按下，只有一号灯亮。当一号病室的按钮没有按下而二号病室的按钮按下时，无论三、四号病室的按钮是否按下，只有二号灯亮。当一、二号病室的按钮都未按下而三号病室的按钮按下时，无论四号病室的按钮是否按下，只有三号灯亮。只有在一、二、三号病室的按钮均未按下四号病室的按钮时，四号灯才亮。试用优先编码器,74148,和门电路设计满足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。,15,74148,优先编码器引脚图和逻辑符号,(a),引脚图,;(b),逻辑符号,16,74148,优先编码器真值表,17,解：先用,74148,编码，再用门电路译码既可实现功能。,用,74148,的高,4,位时：一号病床接最高位（低电平为按下开关）相应的编码输出为,输 入,输 出,Y,2,Y,1,Y,0,0,0 0 0,1 0 X,0 0 1,1 1 0,0 1 0,1 1 1 0,0 1 1,18,低电平表示灯亮,19,电路如图所示,20,3.14,试用与非门设计一个译码器，译出对应,ABCD=0010,1010,1110,状态的,3,个信号。,解：,21,22,3.18,试用,74138,译码器和适当的门电路实现下列逻辑函数。,（,1,）,解：,23,3.21,用,8,选,1,数据选择器,74151,设计一个组合逻辑电路。该电路有,3,三个输入逻辑变量,A,、,B,、,C,和一个工作状态控制变量,M,。当,M,0,时电路实现“意见一致”功能（,A,、,B,、,C,状态一致时输出为,1,，否则输出为,0,），而,M,1,时电路实现“多数表决”功能，即输出与,A,、,B,、,C,中多数的状态一致。,24,解：逻辑表达式如下：,25,26,3.27,已知描述某电路的逻辑函数表达式为,判断该逻辑电路是否存在竞争冒险。,解：函数的卡诺图如图：,由于存在 项，不存在相切的圈，故无冒险。,27,4.1,在用或非门组成的基本,RS,触发器中，已知输入,S,D,、,R,D,的波形图如下，试画出输出,Q,对应的波形图。设触发器的初始状态为,Q,=0,。,28,解：波形图如下图,29,4.2,在用与非门组成的基本,RS,触发器中，已知输入 、的波形图如下，试画出输出,Q,对应的波形图。设触发器的初始状态为,Q=0,.,30,解：波形图如下图,不定,31,4.6,主从,JK,触发器，已知,CP,、,J,、,K的波形如下所示，试画出,Q,对应的波形图。触发器的初始状态为,Q=0,。,32,解：,CP,为,1,时输入端,2,次变化，,33,4.7,维持,阻塞边沿,D,触发器中，已知,的波形如下所示，试画出输出,Q,对应的波形图。设触发器的初始状态为,Q=0,。,34,解：,异步置,1,35,4.12,逻辑电路如下所示，已知,CP,和,X,的波形，试画出,Q,1,和,Q,2,的波形。设各触发器的初始状态均为,0,。,36,解：,37,4.14,下图是用,CMOS,边沿触发器和或非门组成的脉冲分频电路。试画出在一系列,CP,脉冲作用下,Q,1,Q,2,和,Z,端对应的输出波形。设各触发器的初始状态均为,0,。,38,解：,触发器门延迟时间,39,5.1,试分析下图所示的时序电路。写出电路的驱动方程、状态方程和输出方程，画出电路的状态表、状态图和时序图，说明电路能否自启动。设各触发器的初始状态为,0,。,40,解：,驱动方程为：；,输出方程为：,状态方程为：,状态表为：状态图为：,00,10,01,11,/0,/0,/0,/1,41,时序图为：,42,5.2,分析下图所示时序电路的逻辑功能。写出电路的驱动方程、状态方程和输出方程，画出电路的状态表、状态图和时序图，说明电路能否自启动。设各触发器的初始状态为,0,。,43,解：,驱动方程为：,输出方程为：,状态方程为：,状态表为：状态图为：,X Q,2,n,Q,1,n,Q,2,n,1,Q,1,n,1,Y,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0 1,1 0,1 1,0 0,1 1,0 0,0 1,1 0,0,0,0,1,1,0,0,0,00,10,01,11,0/0,1/0,0/1,0/0,0/0,1/0,1/0,1/1,44,时序图为：,上升沿触发,45,5.4,分析下图所示的时序电路。写出电路的时钟方程、驱动方程、状态方程和输出方程，画出电路的状态表、状态图和时序图，说明电路能否自启动。设各触发器的初始状态为,0,。,46,5.8,电路如下所示，试分析它是几进制计数器，画出它的状态转移图。,47,解：,驱动方程为：,状态方程为：,状态表为：,Q,3,n,Q,2,n,Q,1,n,Q,3,n,1,Q,2,n,1,Q,1,n,1,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0 0 1,0 1 0,1 0 0,1 1 0,0 0 1,0 1 0,1 0 0,1 1 0,48,状态图为：,三进制计数器（三位环形计数器）,001,010,100,000,110,111,101,011,49,5.11,试分析下图所示电路，画出它的状态转换图，说明它是几进制计数器。,50,解：,74163,为同步清零二进制计数器，当,Q,4,Q,3,Q,2,Q,1,1010,时下一个时钟清零。,状态转换图如下图：,000000010010001101000101,1010 1001 1000 0111 0110,电路为,11,进制计数器。,51,5.12,试分别用异步清零法和同步预置数法将集成计数器,74161,连接成九进制计数器。,解：,52,5.15,试分析下图所示的计数器在,M=1,和,M=0,时各为几进制。,53,解：,74160,为异步清零同步置数的十进制计数器，利用同步置数端进行反馈置数。,当,M,1,时：预置数为,0100,计数器状态为,01001001,循环，为,6,进制计数器。,当,M,0,时：预置数为,0010计数器状态为,00101001,循环，为,8,进制计数器。,54,5.18,试分析下图所示电路说明它是几进制计数器，采用了何种进位方式。,解：,为,100,进制计数器，同步级联方式。,55,5.21,试用两片,74194,构成,8,位双向移位寄存器。,56,5.23,试用下降沿触发的边沿,JK,触发器和门电路设计一个同步五进制加法计数器，并检查能否自启动。,解：,1.,状态转换图为,Q,2,n,Q,1,n,Q,0,n,/0,001,010,100,000,011,/0,/0,/0,/1,57,2.,卡诺图为,由卡诺图得电路的状态方程与输出方程为,得,58,逻辑图为,检查自启动,101010,110010,111000,电路可以自启动,/0,001,010,100,000,011,/0,/0,/0,/1,110,101,111,59,5.25,设计一个串行数据检测器，,X,为输入，,Z,为输出。当检测到,X,（自左向右）连续输入,101,时,Z=1,，否则,Z=0,。,X,输入的,1,不能首尾重复使用。如,X=,Z=,解：,1.,原始状态转换图,设输入,1,以前状态为,S,0,；输入,1,后状态为,S,1,；输入,10,后状态为,S,2,；输入,101,后状态为,S,3,。,60,2.,化简状态：,S,0,与,S,3,等价,3.,状态编码：,取,S,0,=00,；,S,1,=01,S,2,=10,。,4.,状态表：,0/0,0/0,1/0,1/1,0/0,1/0,1/0,0/0,0/0,0/0,1/0,1/1,1/0,0/0,0,1,0 0,0 1,1 0,00/0,10/0,00/0,01/0,00/0,00/1,X,Q,1,n,Q,0,n,61,5.,卡诺图；状态方程,62,6.,选,J-K,触发器,7.,电路图：,检查电路能自启动,63,6.3,单稳态触发器的输入、输出波形如下所示。已知,V,CC,=5V,，给定的电容,C=0.47F,，试画出用,555,定时器构成的单稳态触发器电路图，并确定电阻,R,的取值应为多少？,64,解：,65,6.5 555,定时器接成占空比可调的多谐振荡器，已知,（,1,）求,u,O,振荡频率,（,2,）若将电路中的控制电压端（,5,）脚改接,u,IC,参考电压，当,u,IC,分别取,4V,、,2.6V,、,2V,、,1.2V,时，输出,u,O,的频率,f,各应为多少？,（,3,）根据上述的计算结果，该电路具备何种功能？,66,解：,（,1,）,67,（,2,）,当,u,IC,取,4V,时：比较点电压,u,TH,4V,、,u,TL,2V,68,当,u,IC,取,2.6V,时：比较点电压,u,TH,2.6V,、,u,TL,1.3V,69,当,u,IC,取,2V,时：比较点电压,u,TH,2V,、,u,TL,1V,70,当,uIC,取,1.2V,时：比较点电压,u,TH,1.2V,、,u,TL,0.6,（,3,）根据上述的计算结果，可知该电路在控制端加电压时，加的电压越高，振荡频率越低；加的电压越低，振荡频率越高。因此电路具备电压控制频率的功能，亦称压控振荡器。,71,7.2,一个容量为,5128,位的,RAM,，该,RAM,有多少个基本存储单元？每次访问几个基本存储单元？有几根地址线？几根数据线？,答：,有,4K,个基本存储单元（,4096,）；每次访问,8,个基本存储单元；有,9,根地址线；,8,根数据线。,72,7.7,写出图,p7,所示电路中不同地址输入时,ROM,中的信息内容。,解：,73,地 址,数 据,A,1,A,0,D,3,D,2,D,1,D,0,0 0,0 1,1 0,1 1,0 1 0 1,1 0 1 0,1 0 0 1,0 0 1 1,不同地址输入时,ROM,中的信息内容,74,7.8,一个,EPROM,所存储的信息如图,p7.8,所示。试画出其简化阵列图并列写输出数据表达式。,解：简化阵列图如图所示,75,8.5,分析图,p8.5,的逻辑电路，写出输出逻辑表达式。,解：电路为,PAL,逻辑器件，输出表达式如下,:,76,9.2,在图,9.2.5,所示的权电流倒,T,型电阻网络,D/A,转换器中，已知,U,REF,6V,，,R,1,48k,，当输入,d,3,d,2,d,1,d,01100,时，,u,O,1.5V,，试确定,R,F,的值。,解：,77,9.5,为了把一个,8,位的数字信号转换为模拟信号，能否选用,AD7520,10,位,D/A,转换器？如可以，电路如何连接。,解：,可以选用,AD7520,10,位,D/A,转换器。将,d,9,d,8,0,即可，此时输出的电压将会较小。,78,9.8,如果将图,9.3.4(a),逐次逼近型,A/D,转换器的输出扩展到,10,位，取时钟频率为,1MHz,，试计算完成一次转换操作所需要的时间是多少？如果要求一次转换操作的时间小于,120s,，問时钟频率应选多大？,解：,转换一次所需要的计数脉冲为,10,2,个，故转换一次所需要的时间为：,如果要求一次转换操作的时间小于,120s,，时钟频率应,1MHz,。,79,9.9,在图,9.3.6,所示的双积分型,A/D,转换器中，若计数器为,10,位二进制，时钟信号频率为,1MHz,，试计算转换器的最大转换时间是多少？,解：,第一次积分的时间为计数器计满所需的时间，即,第二次积分的最大时间为计数器计满所需的时间，即,80,此课件下载可自行编辑修改，供参考！,感谢您的支持，我们努力做得更好！,81,