数字电路实验.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,长江师范学院模拟电路课程组,*,YANGTZE NORMAL UNIVERSITY,YANGTZE NORMAL UNIVERSITY,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,长江师范学院模拟电路课程组,*,数字电路实验,1,实验一 与非门测试,实验三,MSI,组合逻辑电路,实验五计数译码显示电路,实验七数模转换器,实验九 智力竞赛抢答的设计,实验十 多位,LED,显示器的动态扫描驱动电路,实验二,SSI,组合逻辑电路,实验四 触发器,实验六,555,集成定时器及应用实验八 电子秒表,目 录,2,数字电路实验,主讲：李金田,实验一 与非门测试,一、实验目的,熟悉数字万用表和数字电路实验箱的使用方法。,学会使用,TTL,、,CMOS,逻辑电路芯片。,掌握,TTL,、,CMOS,与非门主要参数的测试方法。,掌握,TTL,、,CMOS,与非门电压传输特性的测试方法。,二、预习要求,1.,复习示波器的使用方法。,2.,写出,TTL,、,CMOS,与非门主要参数（,V,OH,、,V,OH,、,I,IS,、,N,、,电压传输特性）,的定义和意义。,3.,熟悉各测试电路，了解测试原理及测试方法。,4.,熟悉,TTL,与非门,74LS00,、,CMOS,与非门,CC4011,的外引线排列。,5.,自拟实验步骤和测试数据表格。,三、实验内容与要求,1,、测量,TTL,与非门的主要参数,（,1,）输出高电平,V,OH,测试（图,1.1,）,（,2,）输出低电平,V,OL,测试（图,1.2,）,图,1.1,图,1.2,空载,带载,(5.1K),带载,(510),V,OH,V,OL,TTL,与非门的电源电压,只能是,+5V,TTL,与非门多余输入端处理：,接,+5V,、并联,、悬空。,（,3,）输入短路,I,IS,测试（图,1.3,）,mA,I,IS,图,1.3,V,mA,R,P,1K,100,+,-,V,o,0.4V,为合格,图,1.4,（,4,）扇出系数,N,的测试（图,1.4,）,N,I,OL,/,I,IS,8,为合格,2.,测量,TTL,与非门的电压传输特性,在示波器上用,X-Y,显示方式观察曲线，并用坐标纸描绘出特性曲线，在曲线上标出,V,OH,、,V,OL,、,V,ON,、,V,OFF,，计算,V,NH,、,V,NL,。,如图,1.5,所示。,如图,1.5,测试要点：,1,、首先：观察,V,i,、,V,O,波形（直流耦合方式）。,2,、示波器作为“,X/Y”,显示方式。,3,、找到电压传输特性的,坐标原点。,4,、画出特性曲线并标上出所有参数。,如何找“,X,、,Y”,轴坐标原点？,3.,与非门的逻辑功能要求：（,p113,）,(1),SW,1,接,1kHz,正方波，,SW,2,接,+5V,电压时，画出,L,的波形。,(2),SW,1,接,1kHz,正方波，,SW,2,接地时，画出,L,的波形。,按与非门真值表逐项验证即可。,4.,动态测试,TTL,与非门逻辑功能（,p115,）,5,、,CMOS,与非门的主要,参数,(1),输出高电平,V,OH,输出高电平,V,OH,是指在规定的电源电压,(,例如,5V),下，输出端开路时的输出高电平通常,V,OH,V,DD,。,(2),输出低电平,V,OL,输出低电平,V,O,是指在规定的电源电压,(,例如,5V),下，输出端开路时的输出低电平通常,V,O,。,将其中任一输入端接地，其余输入端接高电平时测,V,OH,；输入端全部接高电平时测,V,O,。如图,1.6,所示。,V,+,-,V,O,V,SS,CMOS,图,1.6,CMOS,与非门的电压传输特性是指与非门输出电压,v,o,随输入电压,v,i,而变化的曲线。这个特性曲线很接近理想的电压传输特性，是目前其它任何逻辑电路都比不上的，电压传输特性曲线如图,114,5.15.7,所示。,CMOS,与非门的电压传输特性曲线测试方法与,TTL,与非门的电压传输特性曲线测试方法基本一样只是将不用的输入端接到电源,V,DD,上即可，不得悬空。测试电路如图,5.15.8,所示。,6,、,CMOS,与非门的电压传输特性,从特性曲线上可知，,CMOS,与非门输出的高电接近电源电压,V,DD,，输出低电平接近,V,。,V,T,为,CMOS,与非门的转换电压，也称阈值电压，即当输入电压,v,i,超过,V,T,时，输出为低电平；当输入电压,v,i,低于,V,T,时，输出为高电平如果的参数完全对称，阈值电压,V,T,V,DD,/2,五、实验注意事项,1,、,TTL,与非门不用的输入端不能接低电平。,2,、,TTL,与非门的输出端不能直接接,+5V,或地，也不能与其它,输出端并联。,3,、,CMOS,门的电源电压为,3,18V,，,4,、,CMOS,与非门不用的输入端不能悬空，应按逻辑功能接高,电平,V,DD,或低电平,V,SS,。,四、实验报告要求（,P,115,）,六、思考题,1,、,TTL,与非门和,CMOS,与非门有何异同点？,2,、如何将与非门作为非门使用？,3,、,TTL,或非门（或门）不用的输入端应如何处理？,实验二,SSI,组合逻辑电路,一、,实验,目的,加深理解用,SSI(,小规模集成电路）构成的组合逻辑电路的分析与设计方法,二、预习要求,、按设计步骤，根据所给器件设计实验内容、的,逻辑电路图，并设计相应的表格。,、弄懂,P,118,图,5.16.3,的工作原理与设计思想。,、在附录查出,74LS00,和,74LS10,的外引线排列图。,1.,设计“大小比较电路”,设计一个能判断,1,位二进制数,A,与,B,大小比较电路。,写出设计过程，画出逻辑电路图请老师检查。,将,A,、,B,分别接数据开关，,L,1,、,L,2,、,L,3,接逻辑灯。,测试结果记入表,5.16.1,中（,p117,）,510,W,A,B,L,1,（,A,B,）,L,2,（,A,B,）,L,3,（,A,=,B,）,0,0,0,0,1,0,1,0,1,0,1,0,1,0,0,1,1,0,0,1,三、实验内容,三、实验内容,2.,设计一个数据选择器。要求见右表：,地址输入,数据输出,A,B,L,0,0,0,0,1,D,1,1,0,D,2,1,1,D,3,写出设计过程，画出逻辑电路图，请老师检查后再做实验。,现有三个数据分别为：,D,1,5V,直流电压，,D,2,为,1kHz,正方波，,D,3,为,500Hz,正方波。,A,、,B,为数据选择器控制端，接数据开关，改变,A,、,B,电平，用示波器观察输出端波形。,3.,交通信号灯监视电路,理论分析,R,、,Y,、,G,分别表示红黄绿三个交通灯，,1,为灯亮，,0,为灯熄。,L,为监视输出，正常时,L,=0,，故障时,L,=1,。,静态测试,结果记入表,5.16.3,动态测试：,R,为,1kHz,正方波，,YG,=01,，记录波形,R,、,L,。,三、实验内容,四、电路组装与调试技术,根据实际使用的芯片，在电路中标出引脚号。,与非门之间的转换,转换问题,信号寻迹法（跟踪）,例YG=000,L,应该为,1,发光管亮,可用万用表测量各逻辑门的输出电压，从而判断故障的位置。,0,0,0,1,1,1,0,1,1,1,0,调试（查故障）方法,芯片管脚图,(p 118),五、实验报告要求,1.,给出实验内容,1,、,2,、,3,的数据和波形，并加以总结。,2.,总结数据选择器的作用及其设计方法。,六、思考题,7412,（,OC,门）的外引脚及功能与,74LS10,相同，有同学用好的,7412,代替,74LS10,，发现无输出，试分析其原因。,实验三,MSI,组合逻辑电路,二、实验内容,一、实验目的,三、时序逻辑电路的功能测试方法,四、实验注意事项,五、实验报告要求,六、思考题,一、实验目的,掌握编码器、译码器、数据选择器等中规模数字集成电路（,MSI,）的性能及使用方法,。,用集成译码器和数据选择器设计简单的逻辑函数产生器。,实验三、,MSI,组合逻辑电路,二、预习要求,在附录中查出,74LS148,、,74LS04,、,74LS48,、及,74LS283,的外引线排列图和功能表。,按实验内容、的要求，设计并画出逻辑电路图。,弄懂,P,119,图,5.16.4,的工作原理。,实验三、,MSI,组合逻辑电路,三、实验原理,1,编码、译码、显示原理电路。,、数据选择器的典型应用之一逻辑函数产生器,、线线译码器用于,逻辑函数产生器和数据分配器,、用加法器组成一个代码转换电路，将,BCD,代码的,8421,参政转成余码,四、实验内容,、试用数据选择器,74LS151,（或译码器,74LS138,和与非门）设计一个监测信号灯工作状态的逻辑电路。其条件是，信号灯由红（用,R,表示）、黄（用,Y,代表）和绿（用,G,代表）三种颜色灯组成，正常工作时，任何时刻只能是红、绿或黄当中的一种灯亮。而当出现其它五种灯,亮状态时，电路发生故障，要求逻辑电路发出故障信号。,设用数据开关的、分别表示、灯的亮和来状态，故障信号由试验器的灯亮表示，试将设计的逻辑电路用实验验证，并列表记下实验结果。,、在图,5.16.4,所示原理电路中标出器件外引线管脚号，并接好线。将,分别接至数据开关，验证编码器,74LS148,和译码器,74LS48,的逻辑功能。记录实验结果。,、试用,74LS138,作数据分配器，画出其逻辑电路图，验证其逻辑功能。记录实验结果。,、在图,5.16.9,所示原理电路中标出器件外引线管脚号，并接好线。验证表,5.16.6,逻辑功能。,五、实验报告要求,1.,列出实验结果，总结本次实验体会,2.,举例说明编码器、译码器、数据选择器的用途。,六、思考题,在图,5.16.4,中，,74LS148,的输出端 、与,74LS48,的输入端联接时，为什么要加,74LS04?,七、注意事项,TTL,与非门多余输入端可接高电平，以防引入干扰。,八、实验元、器件,集成块74LS148,、,74LS04,、,74LS48,、,74LS151,、,74LS138,、,74LS10,及,74LS283,各片共了阴极七段显示器,1,块。,实验四、集成触发器,掌握时序逻辑电路的功能测试方法。,学习用,JK,触发器构成简单时序逻辑电路的方法。,学会使用,CMOS,逻辑电路芯片。,熟悉时序电路（计数器）的波形测量方法。,一、实验目的,二、实验内容,1,验证,JK,触发器,CC4027,的逻辑功能。,2,将,JK,触发器转换成,T,触发器和,D,触发器，并验证其功能,。,3,将,4027,构成异步,2,分频、,4,分频电路，观测它们的波形。,4,设计组装、观察同步时序脉冲产生器，波形如图,4,1,所示。记录,CP,、,Q,0,、,Q,1,、,L,的波形。,5,设计组装观察同步三分频电路，波形如图,4,2,所示。,图,4,1,同步时序脉冲产生器波形,CP,1,Q,2,Q,T,CP,T,1Q,T,2Q,图,4,2,三分频电路输出波形,1,验证,JK,触发器逻辑功能,验证,体会、熟悉,CC4027,功能表参见,P,125,表,5.17.3,。,或单次脉冲,2,验证,T,触发器逻辑功能,验证,体会、熟悉,自拟,T,触发器功能表。,3,验证 触发器逻辑功能,验证,体会、熟悉,自拟 触发器功能表。,三、时序逻辑电路的功能测试方法,静态测试,CP,输入单次脉冲或,正方波（,f,t,p0,，使每一个正倒置脉冲起作用。加输入信号后，用示波器观察,v,I,、,v,C,以及,v,O,的电压波形，比较它们的时序关系，绘出波形，并在图中标出周期、幅值、脉宽等。,四、实验内容,2.,按图,5.22.3,所示电路组装占空系数可调的多谐振荡器。取,（电位器），,，调节电位器,R,P,（,R,2,），在示波器上观察输出波形占空系数的变化情况。并观察占空系数为,1,：,2,、,1,：,4,、,3,：,4,时的输出波形,3.,在图,5.22.3,中，若固定,时，用示波器观察并描绘,v,O,和,v,C,波形的幅值、周期以及,t,PH,和,t,PL,，,标出,v,C,各转折点的电平。,四、实验内容,4.,按图,5.22.4,所示电路组装施密特触发器。输入电压为,V,iPP,=3V,，,f=1kHZ,的正弦波。用示波器观察并描绘,v,I,和,v,O,波形。注明周期,和幅值，并在图中直接标出上限触发电平、下限触发电平，算出,回差电压,.,六、思考题,1.,整理实验数据，画出实验内容中所要求画的波形，按时间坐标对应标出波形的周期、脉宽和幅值等。,实验内容,2,中，改变电容,C,的大小能够改变振荡器输出电压的周期,和占空系数吗？试说明要想改变占空系数，必须改变哪些,电路参数。,五、实验报告要求,七、注意事项,1.,单稳态电路的输入信号选择要特别注意。,vI,的周期,T,必须大于,v,O的脉宽,t,PO,，并且低电平的宽度哟小于,vO,的脉宽,t,PO,。,2.,所有需绘制的波形图均要按时间坐标对应描绘，而且要正确选择示波器的,AC,、,DC,输入方式，才能正确描绘出所有波形。在图中标出周期、脉宽以及幅值等。,八、实验元、器件,集成定时器,NE555 2,片,电阻,100k,、,10 k,各,2,只；,51 k,、,5.1 k,、,4.7 K,各一只；,33 k,、,10 k,各,3,只,电容,100F,、,47F,、,30F,、,10F,、,0.1F,、,0.02F,2200pF,各一只,电位器,100k,一只,熟悉数模转换器的工作原理。,学会使用集成数模转换器,DAC0808,。,学会用,DAC0808,构成阶梯波电压发生器。,一、实验目的,实验七数模转换器,二、预习要求,1.,了解集成数,-,模转换器,DAC0808,芯片的外引线排列。,2.,熟悉数,-,模转换器的转换原理。,3.,参照图,5.24.6,，自拟阶梯波产生器的实验电路和实验步骤。,三、实验原理,1,、数模转换器原理简介,2,、数模转换器的应用,见“实验教材”,P,156,P,157,。,（,1,）、数字量模拟量,见“实验教材”,P,157,图,5.24.2,。,(2),、阶梯波产生器,四、实验内容,1.,实验电路见图,5.24.2,。按表,5.24.1,内容依次输入数字量，用数字万用表测出相应的输出模拟电压,vO,，记入表中。,2.,参照图,5.24.6,所示阶梯波产生器原理图。将二进制计数器,CC40161,的输出,Q3,、,Q2,、,Q1,、,Q0,由高到低，对应接到,DAC0808,数字输入端的高,4,位,D7,、,D6,、,D5,、,D4,，低,4,位输入端,D3,、,D2,、,D1,、,D0,接地。,40161,的,CP,选用,1kHZ,方波。在示波器上观察和记录,DAC0808,输出端的电压波形。,改变计数进制，观察波形的变化情况。,五、实验报告要求,1.,记录,D/A,转换器静态测试中的数据，并与理论值比较。,2.,对应描绘,CP,波形和阶梯波产生器的输出波形。,3描绘可编程补码计数器为十进制时的阶梯波产生器的输出波形。,六、思考题,1.,给一个,8,位,D/A,转换器输入二进制数,10000000,时，其输出电压为,5V,。问：如果输入二进制数,00000001,和,11001101,时，,D/A,转换器的输出模拟电压分别为何值？,3.,如果输入信号频率由,1kHZ,，那么输出波形会有什么变化？,2.,图,5.24.6,中，如果将,CC40161,的,Q3,、,Q2,、,Q1,、,Q0,输出由高到低对应接到,DAC0808,的高,4,位时，将会在示波器上看到什么样的波形？,七、注意事项,注意,DAC0808,的电源极性，,VCC=+5V,，,VEE15V,，不得接错。,一、实验目的,学习数字电路中基本,RS,触发器、单稳态触发器、时钟发生器及计数、译码、显示等单元电路的综合应用,；,学习电子秒表的调试方法。,实验八,电子秒表,二、,实验原理,图,1-1,为电子秒表的电原理图。,1,、基本,RS,触发器,图,1-1,中单元,I,为用集成与非门构成的基本,RS,触发器。属低电平直接触发的触发器，有直接置位、复位的功能。,它的一路输出作为单稳态触发器的输入，另一路输出,Q,作为与非门,5,的输入控制信号。,按动按钮开关,K,2,（接地），则门,1,输出,1,；门,2,输出,Q,0,，,K,2,复位后,Q,、状态保持不变。,图,1-1,电子秒表原理图,二、实验原理,再按动按钮开关,K,1,则,Q,由,0,变为,1,，门,5,开启,为计数器启动作好准备。由,1,变,0,，送出负脉冲，启动单稳态触发器工作。,基本,RS,触发器在电子秒表中的职能是,启动和停止秒表的工作,。,2,、单稳态触发器,图,1-1,中单元,为用集成与非门构成的微分型单稳态触发器，图,1-2,为各点波形图。,图,1-2,单稳态触发器波形图,二、实验原理,单稳态触发器的输入触发负脉冲信号,v,i,由基本,RS,触发器 端提供，输出负脉冲,v,O,通过非门加到计数器的清除端,R,。,静态时，门,4,应处于截止状态，故电阻,R,必须小于门的关门电阻,R,Off,。定时元件,RC,取值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的,R,P,和,C,P,。,单稳态触发器在电子秒表中的职能是,为计数器提供清零信号,。,3,、时钟发生器,图,1-1,中单元,为用,555,定时器构成的多谐振荡器，是一种性能较好的时钟源,。,调节电位器,R,W,，使在输出端,3,获得频率为,50H,Z,的矩形波信号，当基本,RS,触发器,Q,=1,时，门,5,开启，此时,50H,Z,脉冲信号通过门,5,作为计数脉冲加于计数器的计数输入端,CP,2,。,二、实验原理,图,1-3 74LS90,引脚排列图,4,、计数及译码显示,二,-,五,-,十进制加法计数器,74LS90,构成电子秒表的计数单元，如图,1-1,中单元,所示。其中计数器接成五进制形式，对频率为,50H,Z,的时钟脉冲进行五分频，在输出端,Q,D,取得周期为,0.1S,的矩形脉冲，作为计数器的时钟输入。计数器及计数器接成,8421,码十进制形式，其输出端与译码显示单元的相应输入端连接，可显示,0.1,0.9,秒；,1,9.9,秒计时,。,二、实验原理,74LS90,是异步二,-,五,-,十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。,图,1-1,为,74LS90,引脚排列，表,1-1,为功能表。,通过不同的连接方式，,74LS90,可以实现四种不同的逻辑功能；而且还可借助,R,0(1),、,R,0(2),对计数器清零，借助,S,9(1),、,S,9(2),将计数器置,9,。其具体功能详述如下：,二、实验原理,(1),计数脉冲从,CP,1,输入，,Q,A,作为输出端，为二进制计数器。,(2),计数脉冲从,CP,2,输入，,Q,D,Q,C,Q,B,作为输出端，为异步五进制加法计数器。,(3),若将,CP,2,和,Q,A,相连，计数脉冲由,CP,1,输入，,Q,D,、,Q,C,、,Q,B,、,Q,A,作为输出端，则构成异步,8421,码十进制加法计数器。,(4),若将,CP,1,与,Q,D,相连，计数脉冲由,CP,2,输入，,Q,A,、二、实验原理,Q,D,、,Q,C,、,Q,B,作为输出端，则构成异步,5421,码十进制加法计数器。,(5),清零、置,9,功能,。,a),异步清零,当,R,0(1),、,R,0(2),均为“,1”,；,S,9(1),、,S,9(2),中有“,0”,时，实现异步清零功能，即,Q,D,Q,C,Q,B,Q,A,0000,。,b),置,9,功能,当,S,9(1),、,S,9(2),均为“,1”,；,R,0(1),、,R,0(2),中有“,0”,时，实现置,9,功能，即,Q,D,Q,C,Q,B,Q,A,1001,。,二、实验原理,表,1-1 74LS90,功能表,输 入,输 出,功 能,清,0,置,9,时 钟,Q,D,Q,C,Q,B,Q,A,R,0,(1),、,R,0,(2),S,9,(1),、,S,9,(2),CP,1,CP,2,1,1,0,0,0,0,0,0,清,0,0,0,1,1,1,0,0,1,置,9,0 ,0,0 ,0,1,Q,A,输 出,二进制计数,1 ,Q,D,Q,C,Q,B,输出,五进制计数,Q,A,Q,D,Q,C,Q,B,Q,A,输出,8421BCD,码,十进制计数,Q,D,Q,A,Q,D,Q,C,Q,B,输出,5421BCD,码,十进制计数,1 1,不 变,保 持,三、内容及要求,设计电子秒表电路,（平时完成）,弄清原理，设计完善电子秒表电路。,电子秒表电路仿真,（,在电子电路,CAD,实验室完成）,一、实验目的,数字电路优先编码器或锁存器、分频器、振荡器、,CP,时钟脉冲发生器等单元电路的综合运用；,熟悉智力竞赛,抢答器的工作原理；,了解简单数字系统实验、调试及故障排除方法。,实验九 智力竞赛抢答器的设计,二、设计任务及要求,设计一个智力竞赛抢答器,要求：,（,1,）,同时供,8,名选手参加比赛，编号依次为,0,7,；（,2,）,各用一个抢答按钮。,给节目主持人设置一个控制开头：,控制系统清零和抢答开始。,抢答器具有数据锁存和显示功能,要求：一旦有选手抢答时，显示选手编号，并禁止其他选手抢答。,二、设计任务及要求,抢答器具有定时抢答功能,要求：抢答时间为15,秒，倒计时，并有倒计时显示功能。,1,、分析要求，画出原理图,总体框图如图,1-1,所示。,由,主体电路,和,扩展电路,组成。,（,1,）主体电路,完成基本抢答功能，即：,主持人按下抢答键时，抢答开始，选手按抢答键，显示其编号，同时锁存并禁止其他选手抢答。,三、设计原理与参考电路,（,2,）扩展电路,完成定时抢答功能，即：,选手在设定时间内（,15,秒）抢答时，抢答有效，定时器停止计时，显示编号和抢答时间，保持到主持人清零时为止。,三、设计原理与参考电路,抢答,按钮,主持人,控制开关,优选编,码电路,控制,电路,锁存器,设码,电路,显示,电路,秒脉冲,产生电路,定时,电路,译码,电路,显示,电路,主,体,电,路,图,1-1,数字抢答器总体框图,扩,展,电,路,2,、单元电路设计,（,1,）抢答电路,两个功能：,能分辨出按键的先后，锁存优先抢答者的编号，显示编号；,禁止其余按键的输入。,三、设计原理与参考电路,优先编码器,74LS148,和,RS,锁存器,74LS279,可完成上述功能；,八,D,锁存器,74LS373,和八线,三线编码器,74LS148,也可实现上述功能。,以,74LS148,和,74LS279,为例说明。,电路组成：如图,1-2,所示。,三、设计原理与参考电路,图,1-2,数字抢答器电路,图,1-3,74LS148,的外引线排列图,工作原理：,参见,电子技术基础实验,P,247,P,248,。,（,2,）定时电路,本抢答器的抢答时间只设计一档（,15s,）。（如需不同时间，可采用置数法，设计几档时间，如,5s,、,10s,、,15s,、,25s,、,30s,等）。,定时电路可采用十进制同步加,/,减计数器,三、设计原理与参考电路,74LS192,进行设计。,具体电路自选设计。,计数器的时钟脉冲由秒脉冲电路提供。,可参见,电子技术基础实验,P,244,（篮球竞赛,30,秒定时电路）。,三、设计原理与参考电路,（,3,）时序控制电路,是抢答器设计的关键，要完成以下三项功能：,主持人将开关置“开始”时，抢答电路和定时电路进入正常抢答工作状态。,当参赛者抢答时，抢答电路和定时电路停止工作。,三、设计原理与参考电路,当设定的抢答时间到，无人抢答时，抢答电路和定时电路停止工作。,根据以上功能要求，时序电路如图,1-3,所示。,三、设计原理与参考电路,三、设计原理与参考电路,图,1-4,抢答与定时的控制电路,四、内容及要求,设计抢答器电路,（平时完成）,可用优先编码器,74LS148,和,RS,锁存器,74LS279,可实现；也可用八,D,锁存器,74LS373,和八线,三线编码器,74LS138,实现。,抢答器电路仿真,（在电子电路,CAD,实验室完成）,常用的,LED,显示器有共阴、共阳两种结构，都需要加译码驱动电路，常用的译码驱动电路有两种静态译码显示,、,动态扫描显示,。,静态译码显示：,一个译码驱动电路驱动一个七段显示器进行数码显示。,实验十 多位,LED,显示器的动态扫描驱动电路,动态扫描显示：,多个七段显示器共用一个译码驱动电路，由扫描电路控制各位显示器分时显示，即每个显示器按不同的时间轮流使用这个译码驱动电路，从而使显示电路更加简单。在单片机系统中常采用。,一、设计任务与要求,设计一个多位,LED,数码管的动态扫描译码驱动电路；,电路能同时驱动,4,位共阳极数码管显示数码；,显示的数码清晰明亮，无闪烁现象发生。,图,2-1,外引线排列,图,2-2,译码驱动电路,1,、一位显示器的译码驱动电路,如图,2-2,所示。,2,、,多位,LED,显示器的动态扫描译码驱动电路,当显示器的位数较多时，每位显示器用一个译码驱动电路，电路越复杂。采用,动态扫描多位显示,，,会减少电路的复杂程度。,以,4,位共阳显示器的,动态扫描译码驱动电路,为例说明,。,二、设计原理与参考电路,（,1,）分析要求，画出电路原理框图,由,4,位共阳,LED,显示器、一片译码器,74LS247,、多路选择器、控制电路等,4,部分组成。,4,位,LED,显示器共用一片译码,/,驱动器,74LS247,，各位数码管对应的笔段并联后，再与译码器的输出端连接。,工作原理：参见,电子技术基础实验,P,234,。,二、设计原理与参考电路,图,2-3,动态扫描显示电路原理框图,（,2,）、单元电路设计,多路数据选择器,多路数据选择器用,74LS153,较为简单。是双,4,选,1,数据选择器。,二、设计原理与参考电路,图,2-4,74LS153,引脚排列,表,2-1,74LS153,功能表,（,2,）、单元电路设计,控制电路,功能有两个：,一是产生数据选择器的选择控制信号（,S,1,、,S,0,）；,二是产生显示器的位选择信号（,SG,4,SG,1,）。,图,2-3,中控制信号的时序关系可用图,2-5,表示。,控制电路的方框图如图,2-6,所示。,二、设计原理与参考电路,图,2-5,控制信号时序关系,表,2-2,2,线,-4,线译码器,功能表,图,2-6,控制电路方框图,三、内容及要求,设计一个,4,位,LED,显示器的动态扫描驱动电路,（平时完成）,弄清原理，设计电路。,要求：在图,2-3,的基础上，,4D,、,3D,输入端接计时电路分的两位，,2D,、,1D,输入端接计时电路秒的两位。（,计时电路分、秒电路自行设计,）,三、内容及要求,对电路仿真,（,在电子电路,CAD,实验室完成）,1,、字体安装与设置,如果您对PPT模板中的字体风格不满意，可进行批量替换，一次性更改各页面字体。,在,“,开始”,选,项卡,中,，点击“,替,换”按,钮右,侧箭,头,，,选,择“,替,换,字,体,”。（如下,图）,在图“替换”下拉列表中选择要更改字体。（如下图）,在“替换为”下拉列表中选择替换字体。,点击“替换”按钮，完成。,136,2,、替换模板中的图片,模板中的图片展示页面，您可以根据需要替换这些图片，下面介绍两种替换方法。,方法一：更改图片,选中模版中的图,片,（,有些图片与其他,对象,进行了组合，,选,择,时,一定要选中图,片 本身，而不是组合）。,单击鼠标右键，选择“更改图片”，选择要替换的图片。（如下图）,注意：,为防止替换图片发生变形，请使用与原图长宽比例相同的图片。,136,赠送精美图标,