C54XDSP的基本知识点.pptx

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,C54X DSP 基本知识点,1、DSP芯片内部采取改进哈佛结构,允许同时取指令和取数据,而且还允许在程序空间和数据空间之间相互传送数据。,所谓哈佛结构,是将程序和数据存贮空间分开,各有各地址总线和数据总线。这么同一条指令能够同时对不一样存贮空间进行读操作或写操作,从而提升了处理速度。,和哈佛结构相配合就是流水线操作。假如一条指令仅仅对一个数据空间操作,哈佛结构就失去其存在意义。而DSP指令又不可防止地需要一些单操作数指令。,所谓流水线操作,就是将各条指令执行过程几个阶段(取指、译码、取操作数、执行)重迭进行,执行完第一条指令第一步后,紧接执行该指令第二步,同时执行下条指令第一步,使得指令执行加紧,使大多数指令都能够在单个指令周期内完成。,1/83,C54X DSP 基本知识点,2、DSP芯片内部采取多总线结构,C54X内部有8条16位总线,即1条程序总线,3条数据总线,和4条地址总线。程序总线PB传送取自程序存贮器指令代码和马上操作数或系数表中数据;数据总线CB和DB传送读自数据存贮器操作数;数据总线EB传送写到存贮器数据;地址总线传送执行指令所需地址。,2/83,C54X DSP 基本知识点,3/83,C54X DSP 基本知识点,3、DSP执行一条指令,需要经过取指、译码、取操作数和执行等几个阶段。因为采取流水线结构,使指令执行这几个阶段重迭进行。C54X有一个6级深度流水线,在任何一个机器周期内,能够有16条不一样指令在同时工作,每条指令工作在不一样级流水线上。,4/83,C54X DSP 基本知识点,4、C54X可寻址64K字程序空间,64K字数据空间,64K字I/O空间,总共可寻址192K字空间,而C5416程序空间可扩展到8M（即8192K）字。,5/83,C54X DSP 基本知识点,5、C54X中,内部存贮器形式有DARAM、SARAM和ROM三种,RAM（包含DARAM和SARAM）总是安排到数据存贮空间,也能够组成程序存贮空间;ROM普通组成程序存贮空间也可部分地安排到数据存贮空间。所谓双寻址RAM(DARAM)就是每个机器周期内能够进行两次存取操作RAM存贮器,而单寻址RAM(SARAM)就是每个机器期间内只能进行一次存取操作RAM存贮器。,6/83,C54X DSP 基本知识点,6、在处理器工作方式状态存放器PMST中有3个状态位MP/、OVLY和DROM,用来安排C54X片内存贮器作为程序或数据空间。,7/83,C54X DSP 基本知识点,若MP/0,则片内ROM安排到程序空间。若MP/=1,则片内ROM不安排到程序空间。若OVLY=0或1，若DROM0或1：,8/83,C54X DSP 基本知识点,9/83,C54X DSP 基本知识点,10/83,C54X DSP 基本知识点,7、为了增强处理器性能,C54X对片内ROM进行分块,这么能够在对片内ROM某一块取指同时,又可对片内ROM别块读数据。为了增强处理器性能,C54X对片内RAM也进行分块,分块以后,能够在同一周期内从同一块DARAM中取出两个操作数并将数据写入另一块DARAM中。,11/83,C54X DSP 基本知识点,8、C5416采取分页扩展方法,把程序空间分成128页,每页64K字,使其程序空间可扩展到8M字。所以,它们有23根地址线,增加了一个额外存贮器映象存放器程序计数器扩展存放器（XPC）。当片内RAM安排到程序空间时,每页程序存贮器分成两部分：一部分是公共32K字;另一部分是各自独立32K字;当片内ROM被寻址（MP/MC=0）,它只能在0页,不能映象到程序存贮器其它页。,12/83,C54X DSP 基本知识点,9、C54X有两类特殊功效存放器,它们都映象到数据存贮器空间0页,第一类是CPU存放器,它们映象到数据空间0000001FH地址范围内,主要用于程序运算处理和寻址方式选择及设定,第二类是外围电路存放器,它们映象到数据空间0020H005FH区域内,主要用于控制片内外设,包含串行通信控制存放器组、定时器控制存放器组、机器周期设定存放器组等。,13/83,C54X DSP 基本知识点,10、指数编码器能够在单个周期内执行EXP指令,求得累加器中数指数值,并以2补码形式存放到T存放器中。累加器指数值冗余符号位8,也就是为消去多出符号位而将累加器中数值左移位数,当累加器数值超出32位时指数是个负值。,14/83,C54X DSP 基本知识点,11、对于C54X来说,不一样型号器件CPU是相同,它由以下基本部件组成:40位ALU、2个40位累加器、桶形移位存放器（移位数为1631）、乘法器/加法器单元、比较选择和存放单元CSSU、指数编码器、CPU状态和控制存放器。,15/83,C54X DSP 基本知识点,12累加器A和B都可分为三部分：保护位高阶位和低阶位。其中,保护位用作计算时数据余量,以预防诸如自相关那样迭代运算时溢出。,16/83,C54X DSP 基本知识点,13桶形移位存放器任务是为输入数据定标,包含在ALU运算前对来自数据存贮器操作数或累加器值进行定标对累加器值进行移位归一化处理等。,17/83,C54X DSP 基本知识点,14C54X CPU有一个17位17位硬件乘法器,它与一个40位专用加法器相连,乘法器/加法器单元能够在一个流水线状态周期内完成一次乘法累加（MAC）运算。当ST1中小数方式位FRCT=1,乘法器工作在小数相乘方式,乘法结果自动左移1位,以消去多出符号位。,18/83,C54X DSP 基本知识点,15比较选择和存放单元CSSU是专为Viterbi算法设计硬件单元,只要将ST1中C16位置1,ALU就被配置成双16位工作方式,全部双字指令都变成双16位算术运算指令。ALU能够在一个机器周期内完成两个16位数加/减运算,结果分别存放在累加器高16位和低16位,然后能够利用CMPS指令对累加器高16位和低16位进行比较,并选择较大者存放到指令所要求存贮单元中。,19/83,C54X DSP 基本知识点,16状态存放器0中,ARP字段是作为辅助存放器指针,在间接寻址单操作数时,用来选择辅助存放器,当DSP工作在标准方式时,不能修正ARP,它必须置“0”。,20/83,C54X DSP 基本知识点,17状态存放器0中,DP字段称数据存贮器页指针,在直接寻址方式,若ST1中CPL=0,该字段（9位）与指令中给出低7位地址一起形成一个16位直接寻址存贮器地址。,21/83,C54X DSP 基本知识点,18处理器工作方式状态存放器PMST中IPTR字段（9位）为中止向量指针,它指示中止向量所驻面128字程序存贮器位置,DSP复位时,这9位字段全部置“1”,所以复位向量总是驻面在程序存贮器空间FF80H。,22/83,C54X DSP 基本知识点,19C54X寻址存贮器有两种基本形式：16位数和32位数。在32位数寻址时,先处理高有效字,后处理低有效字。假如寻址第1个字处于偶地址,那么第2个字就在下一个（较高）地址。假如寻址第1个字处于奇地址,那么第2个字就处于前一个（较低）地址。,23/83,C54X DSP 基本知识点,20C54X共有七种寻址方式,分别为马上寻址绝对寻址累加器寻址直接寻址间接寻址存贮器映象存放器寻址堆栈寻址。,24/83,C54X DSP 基本知识点,21马上寻址就是在指令中已经包含有执行指令所需操作数。C54X中马上数有两种形式;即短马上数和长马上数。,25/83,C54X DSP 基本知识点,22绝对寻址,就是在指令中包含有所要寻址存贮单元16位地址。,26/83,C54X DSP 基本知识点,23累加器寻址,就是利用累加器数值（低16位或低23位）作为地址来读写程序存贮器。,27/83,C54X DSP 基本知识点,24直接寻址,就是在指令中包含有数据存贮器地址（dma）低7位,由这7位dma作为偏移地址值,与基地址值（DP或SP）一道组成16位数据存贮器地址。,28/83,C54X DSP 基本知识点,25间接寻址就是利用8个辅助存放器（AR0AR7）中任一个ARX中内容作地址寻址64K字数据存贮空间中任一个存贮单元。,29/83,C54X DSP 基本知识点,26间接寻址方式中位码倒序寻址,就是以ARX为指针访问数据存贮器之后,再把ARX内容加/减AR0中内容进行指针调整时,是以位倒序方式进行,即进位/借位是从左到右,而不是从右到左。,30/83,C54X DSP 基本知识点,27间接寻址方式中循环寻址,就是在存贮器中设置一个长度为R循环缓冲区,用来保留最新一批数据,缓冲区基地址N个最低有效位必须为0,即N是满足2N次方 R最小整数。将R值存放在循环缓冲区长度存放器BK中,并指定一个辅助存放器ARX指向循环缓冲区,寻址时以ARX低N位作为循环缓冲区偏移量进行所要求寻址操作,并依据以下循环寻址方法修改偏移量,再返回ARX低N位。,31/83,C54X DSP 基本知识点,If0index+stepBK Index=index+stepElseif index+stepBKindex=index+step-BKElseif index+step锁定时间/16TCLK IN,65/83,C54X DSP 基本知识点,57、主机接口HPI是一个8位并行口,用来与主设备或主处理器接口。外部主机是HPI主控者,它能够经过HPI直接访问CPU存放空间,包含存贮器映象存放器。HIP是主机一个外围设备。C54X与主机传送数据时,HPI能自动地将外部接口传来连接8位数组合成16位数后传送给C54X。,66/83,C54X DSP 基本知识点,58、HPI主要由HPI存贮器（HPI RAM）、HPI地址存放器（HPIA）、HPI数据锁存器（HPID）、HPI控制存放器(HPIC)和HPI控制逻辑五个部分组成。HPI RAM为2K字DARAM,主要用于C54X与主机之间传送数据,也可作为双寻址RAM或程序RAM。HPIA只能被主机寻址,存放器中存放是主机要访问HPIRAM单元地址。HPID也只能被主机直接访问,其中内容是主机当前读/写HPI RAM数据。HPIC可被C54X也可被主机访问。,67/83,C54X DSP 基本知识点,59、HPI有两种工作方式：共用寻址方式SAM和仅主机寻址方式HOM。在共用寻址方式下,主机和C54X都能寻址HPI RAM,在仅主机寻址方式下,仅能让主机寻址HPI RAM,假如工作时序周期发生冲突,则主机有更高优先权。C54X等候一个周期。,68/83,C54X DSP 基本知识点,60、HPI存贮器地址自动增量特征（使引脚HCNTL1、HCNTL001,进入地址自动增量方式）,能够用来连续寻址HPI RAM,在自动增量方式,每进行一次读操作,都会使HPIA事后增1,每进行一次写操作,都会使HIPA事先增1。,69/83,C54X DSP 基本知识点,61、HPIC存放器是一个16位存放器,其中有4个状态位控制着HPI操作。因为主机接口总是传送8位字节,在主机这一边就以相同内容高字节与低字节经过8位HPI数据总线传送给HPIC（选择HCNTL1和HCNTL0均为0）。在C54X这一边HPIC高位是不用,控制/状态位都在低4位,寻址HPIC地址为002CH。,70/83,C54X DSP 基本知识点,62、C54X含有高速、全双工串行口,它有三种形式：标准同时串行口SSP、缓冲串行口BSP和时分多路串行口TDM。C54X串行口都是双缓冲。,71/83,C54X DSP 基本知识点,63、标准同时串行口SSP是由16位数据接收存放器DRR、数据发送存放器DXR、接收移位存放器RSR、发送移位存放器XSR以及控制电路所组成。收、发部分还有与之相关时钟、帧同时脉冲信号,串行数据可按8位字节或16位字转换。,72/83,C54X DSP 基本知识点,64、缓冲串行口BSP是在标准同时串行口基础上增加了一个自动缓冲单元ABU,它是一个增强型标准串行口。ABU利用独立于CPU专用总线,让串行口直接读/写C54X内部存贮器。,73/83,C54X DSP 基本知识点,65、BSP有两种工作方式：非缓冲方式和自动缓冲方式。当工作在非缓冲方式时ABU是透明,数据传送操作与标准同时串行口一样,串行口产生以字为基础中止加到CPU,作为接收和发送中止。当工作在缓冲方式时,串行口直接与C54X内部存贮器进行16位数据传送。,74/83,C54X DSP 基本知识点,66、时分多路串行口TDM是将时间间隔分成若干个子间隔,按事先要求,每一个子间隔表示一个通信信道,C54X TDM最多能够有8个TDM信道可用,每个器件能够用1个信道发送数据,用1个或多个信道接收数据。,75/83,C54X DSP 基本知识点,67、TDM串行口也有两种工作方式：非TDM方式和TDM方式,当工作在非TDM方式时,其功效与标准同时串行口是一样。,76/83,C54X DSP 基本知识点,68、标准同时串行口工作原理?接口操作受串行口控制存放器SPC控制。,77/83,C54X DSP 基本知识点,69、C54X经过外部总线与外部存贮器以及I/O设备相连,外部总线由数据总线、地址总线以及一组控制信号线所组成。当CPU寻址片内存贮器时,外部数据总线呈高阻状态,地址总线均保持先前状态,假如PMSR中地址可见位AVIS=1,那么CPU执行指令时内部程序存贮器地址就出现在外部地址总线上,同时指令地址采集信号IAQ有效。,78/83,C54X DSP 基本知识点,经过READY信号和片内软件可编程等候状态发生器,能够使处理器与慢速存贮器及I/O口设备接口。当外部设备需要寻址C54X外部程序、数据和I/O空间时,能够利用HOLD和HOLDA信号,到达控制C54X外部资源目标。,79/83,C54X DSP 基本知识点,70、C54X外部是单总线结构,每个周期只允许进行一次寻址,不然就会发生流水线冲突,所以C54X要求了流水线各阶段操作优先级别：数据寻址比程序寻指有较高优先权,在全部CPU数据寻址完成以前途序存贮器取指操作是不可能开始。,80/83,C54X DSP 基本知识点,71、C54X片内有两个部件等候状态发生器和分区转换逻辑电路,控制着外部总线工作。软件可编程等候状态发生器能够将外部总线周期延长多达7个机器周期,假如外部器件要求插入7个以上等候周期,则能够利用硬件READY线来接口,当全部外部寻址都配置在0等候状态时,加到等候状态发生器时钟被关断。,81/83,C54X DSP 基本知识点,72、C54X将程序空间和数据空间都分成两个32K字块,I/O空间由一个64K字块组成。软件等候状态存放器每3位一个字段,共5个字段,分别对应这5个存贮空间,用来定义各个空间插入等候状态数目07。,82/83,C54X DSP 基本知识点,73、可编程分区转换逻辑允许C54X在外部存贮器分区之间切换时不需在外部为存贮器插入等候状态。当跨越外部程序或数据空间中存贮器分区界限寻址时,分区转换逻辑会自动地插入一个周期。,分区转换控制存放器BSCR中分区对照位4位字段,决定外部存贮器分区大小。在以下几个情况下,分区转换逻辑能够自动插入一个附加周期。当PSDS位置1时,一次程序存贮器/数据存贮器读之后,紧跟着一次数据存贮器/程序存贮器读操作。一次程序存贮器或数据存贮器读操作之后,紧跟着对不一样存贮器分区另一次程序存贮器读或数据存贮器读。对C548和C549,一次程序存贮器读之后、紧跟着对不一样页进行另一次程序存贮器读操作。,83/83,