第二章模拟量输入输出通道.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,2,章,智能仪器模拟量输入,/,输出通道,2.1,模拟量输入通道,2.1.1 A,D,转换器概述,2.1.2,逐次比较式,A,D,转换器与微处理器接口,2.1.3,积分式,A,D,转换器与微处理器接口,2.2,高速模拟量输入通道,2.3,模拟量输出通道,2.4,数据采集系统,第,2,章,智能仪器模拟量输入,/,输出通道,智能仪器所处理的对象大部分是模拟量。而智能仪器的核心,微处理器能接受并处理的是数字量，因此被测模拟量必须先通过,A,D,转换器转换成数字量，并通过适当的接口送入微处理器。在这里，我们把,A,D,转换器及其接口称为模拟量输入通道。,同样，微处理器处理后的数据往往又需要使用,D,A,转换器及相应的接口将其变换成模拟量送出。在这里，我们把,D,A,转换器及相应的接口称为模拟量输出通道。,2.1,模拟量输入通道,2.1.1 A,D,转换器概述,A,D,转换器是将模拟量转换为数字量的器件，这个模拟量泛指电压、电阻、电流、时间等参量，但在一般情况下，模拟量是指电压而言的。,一、,A,D,转换器的定义,分辨率与量化误差,转换精度,转换速率,满刻度范围,二、,A,D,转换器的技术指标,二、,A,D,转换器的技术指标,分辨率与量化误差,分辨率是衡量,A/D,转换器分辨输入模拟量最小变化量的技术指标，是数字量变化一个字所对应模拟信号的变化量。例如：某,A/D,转换器为,12,位，即表示该转换器可以用,2,12,个二进制数对输入模拟量进行量化。,若用百分比表示，其分辨率为（,1/2,12,)100,=0.025,，若允许最大输入电压为,10V,，则它能分辨输入模拟电压的最小变化量为,10V1/2,12,=2.4mV,。,A/D,转换器的分辨率取决于,A/D,转换器的位数，所以习惯上也以,BCD,码数的位数直接表示。,二、,A,D,转换器的技术指标,分辨率与量化误差,量化误差是由,A/D,转换器有限字长数字量对输入模拟量进行离散取样（量化）引起的误差，其大小在理论上为一个单位（,1LSB将实际转移曲线在零刻度处偏移,1/2,单位，可使得量化误差为,1/2LSB,。,A/D,转换器的量化误差,2.1.1 A,D,转换器概述,二、,A,D,转换器的技术指标,分辨率与量化误差,分辨率是衡量,A/D,转换器分辨输入模拟量最小变化程度的技术指标。,A/D,转换器的分辨率取决于,A/D,转换器的位数，所以习惯上以输出二进制数或,BCD,码数的位数来表示。,量化误差是由于,A/D,转换器有限字长数字量对输入模拟量进行离散取样（量化）引起的误差，其大小在理论上也为一个单位（,1LSB,）。,量化误差和分辨率是统一的，即提高分辨率可以减小量化误差。,2.1.1 A,D,转换器概述,二、,A,D,转换器的技术指标,2,、转换精度,转换精度反映了一个实际,A/D,转换器与一个理想,A/D,转换器在量化值上的差值，用绝对误差或相对误差来表示。由于理想,A/D,转换器也存在着量化误差，因此，实际,A/D,转换器转换精度所对应的误差指标不包括量化误差在内。,转换精度指标通常由以下分项误差有组成：,偏移误差,满刻度误差,非线性误差,微分非线性误差,转换精度,转换精度指标通常由以下分项误差有组成：,偏移误差：是指输出为零时，输入不为零的值，所以有时又称零点误差。偏移误差可以通过在,A/D,转换器的外部加接调节电位器，将偏移误差调至最小。,满刻度误差：又称增益误差，它是指,A/D,转换器满刻度时输出的代码所对应的实际输入电压值与理想输入电压值之差，满刻度误差一般是由参考电压、放大器放大倍数、电阻网络误差等引起。满刻度误差可以通过外部电路来修正。,非线性误差：是指实际转移函数与理想直线的最大偏移。非线性误差不包括量化误差，偏移误差和满刻度误差。,微分非线性误差：是指转换器实际阶梯电压与理想阶梯电压,(1LSB),之间的差值。为保证,A/D,转换器的单调性能，,A/D,转换器的微分非线性误差一般不大于,1LSB,。非线性误差和微分非线性误差在使用中很难进行调整。,2.1.1 A,D,转换器概述,二、,A,D,转换器的技术指标,3,、转换速率,转换速率是指,A,D,转换器在每秒钟内所能完成的转换次数。,转换速率也可表述为转换时间，即,A,D,转换从启动到结束所需的时间，转换速率与转换时间互为倒数。,例如，某,A,D,转换器的转换速率为,5MHz,，则其转换时间是,200ns,。,2.1.1 A,D,转换器概述,二、,A,D,转换器的技术指标,4,、满刻度范围,满刻度范围是指,A/D,转换器所允许最大的输入电压范围。,如（,0,5,）,V,，（,0,10,）,V,，（,5,5,）,V,等,满刻度值只是个名义值，实际的,A,D,转换器的最大输入电压值总比满刻度值小,1,2,n,（,n,为转换器的位数）。这是因为,0,值也是,2,n,个转换器状态中的一个。,例如,12,位的,A,D,转换器，其满刻度值为,10V,，而实际允,许的最大输入电压值为,10,9.9976V,。,三、,A,D,转换器的分类,逐次比较式,A,D,转换器：转换时间一般在,s,级，转换精度一般在,0.1,上下，适用于一般场合。,积分式,A,D,转换器：其核心部件是积分器，因此转换时间一般在,ms,级或更长，但抗干扰性能强，转换精度可达,0.01,或更高。适于数字电压表类仪器采用。,并行比较式又称闪烁式：采用并行比较，其转换时间可达,ns,级，但抗干扰性能较差，由于工艺限制，其分辨率一般不高于,8,位。可用于数字示波器等要求转换速度较快的仪器中。,改进型是在上述某种形式,A,D,转换器的基础上，为满足某项高性能指标而改进或复合而成的。例如余数比较式即是在逐次比较式的基础上加以改进，使其在保持原有较高转换速率的前提下精度可达,0.01,以上。,2.1.2,逐次比较式,A/D,转换器与微处理器接口,一、逐次比较式,A,D,转换器原理,它由,N,位寄存器、,N,位,D,A,转换器、比较器、逻辑控制电路、输出缓冲器 五部分组成，,逐次比较式,A,D,转换器大都做成单片集成电路形式，使用时只需发出,A,D,转换启动信号，然后在,EOC,端查知,A,D,转换过程结束后，取出数据即可（实际,A,D,转换过程已不是非常重要）。,二、,ADC0809,芯片及其接口,二、,ADC0809,芯片及其接口,ADC0809,由三大部分组成：,1,、,8,路输入模拟量选择电路：,8,路输入模拟量信号分别接到,IN,0,IN,7,端。,A,，,B,，,C,为输入地址选择线，地址信息由,ALE,的上升沿打入地址锁存器。,2,、逐次比较式,A,D,转换器：,START,为启动信号，其上升沿复位内部寄存器，下降沿启动,A,D,转换。,EOC,为转换结束标志位，“,0”,表示正在转换，“,1”,表示一次,A/D,转换的结束。,CLOCK,为外部时钟输入信号，当时钟频率取,640kHz,时，转换一次约需,100s,时间（,ADC0809,所能容许的最短转换时间）。,3,、三态输出缓冲锁存器：,A,D,转换的结果由,EOC,信号上升沿打入三态输出缓冲锁存器。,OE,为输出允许信号，当向,OE,端输入一个高电平时，三态门电路被选通，这时便可读取结果。否则缓冲锁存器输出为高阻态。,二、,ADC0809,芯片及其接口,二、,ADC0809,芯片及其接口,2.1.2,逐次比较式,A,D,转换器与计算机接口,A,D,转换器与微处理器连接方式以及智能仪器要求的不同，实现,A,D,转换软件的控制方式就不同。目前常用的控制方式主要有：,1,程序查询方式：,2,延时等待方式：,3,中断方式：,结合下图所示的,ADC0809,与,8031,的接口电路，给出查询、等待定时和中断这三种方式下的转换程序。转换程序的功能是将由,IN0端输入的模拟电压转换为对应的数字量，然后再存入,8031,内部,RAM,的,30H,单元中。,1,程序查询方式,2,延时等待方式,3,中断方式,a,查询方式,MOV DPTR,，,#0FEF8H ;,指出,IN0,通道地址,MOV A,，,#00H,MOVX,DPTR,，,A ;,启动,IN0,通道转换,MOV R2,，,#20H,DLY,：,DJNZ R2,，,DLY,；延时，等待,EOC,变低,WAIT,：,JB P3.3,，,WAIT,；查询，等待,EOC,变高,MOVX A,，,DPTR,MOV 30H,，,A,；结果存,30H,b,延时等待方式,MOV DPTR,，,#0FEF8H ,MOV A,，,#00H ,MOVX,DPTR,，,A,；启动,IN0,通道,MOVX R2,，,#48H,WAIT,：,DJNZ R2,，,WAIT,；延时约,140s,MOVX A,，,DPTR,MOV 30H,，,A,；转换结果存,30H,c,中断方式 （主程序）,MAIN,：,SETB IT1,；选边沿触发,SETB EX1,；允许中断,SETB EA,；打开中断,MOV DPTR,，,#0FEF8H,MOV A,，,#00H,；启动,A,D,转换,MOVX DPTR,，,A ,；执行其他任务,中断服务程序：,NTR1,：,PUSH DPL,；保护现场,PUSH DPH,PUSH A,MOV DPTR,，,#0FEF8H,MOVX A,，,DPTR,；读结果,MOV 30H,，,A,；结果存,30H,MOV A,，,#00H ,MOVX,DPTR,A,；启动下次转,POP A,；恢复现场,POP DPH,POP DPL,RETI,；返回,三、,AD574,芯片及其接口,CS,：,片选信号，低电平有效。,CE,：,片使能信号，高电平有效。,R/C,：,读,/,启动转换信号，高时读,A/D,转换结果，低时启动,A/D,转换。,12/8,：,输出数据长度控制信号，高为,12,位，低为,8,位。,A,0,：,A,0,有两种含义：当,R/C,为低时，,A,0,为高，启动,8,位,A/D,转换；,A,0,为低，启动,12,位,A/D,转换。当,R/C,为高时，,A,0,为高，输出低,4,位数据；,A,0,低，输出高,8,位数据。,CE CS R,C 12,8 A,0,操 作,1 0 0 0 12,位转换,1 0 0 1 8,位转换,1 1 0,5V 0 12,位并行输出,1 0 1,接地,0,输出高,8,位数据,1 0 1,接地,1,输出低,4,位数据,上述,5,个控制信号的组合如表所示,AD574,共有,5,个控制引脚，定义如下：,三、,AD574,芯片及其接口,图中,STS,可有三种接法以对应三种控制方式：如果,STS,空着，单片机只能采取延时等待方式，在启动转换后延时,25s,以上时间，再读入,A,D,转换结果,本例采用延时等待方式，其对应控制程序清单如下：,MOV R0,，,#1FH,；启动,MOVX R0,，,A ,MOV R7,，,#10H,；延时,DJNZ R7,，,MOV R1,，,#7FH,；读低四位,MOVX A,，,R1 ,MOV R2,，,A,；存低四位,MOV R1,，,#3FH,；读高八位,MOVX A,，,R1,MOV R3,，,A,；存高四位,SJMP,2.1.3,积分式,A,D,转换器与微处理器接口,一、双积分式,A,D,转换器原理概述,双积分式,A,D,转换器又称双斜式,A/D,转换器，其转换过程在逻辑控制电路的控制下按以下三个阶段进行。,1,预备阶段,2,定时积分阶段,T,1,3,定值积分阶段,T,2,积分式,A/D,转换器是一种间接式,A/D,转换器，其工作原理是：先用积分器把输入模拟电压转换成中间量（时间,T,或频率,f,），然后再把中间量转换成数字。,积分式,A/D,转换器又可进一步分为许多类型，本节仅讨论其中最基本的双积分式,A/D,转换器及接口技术。,一、双积分式,A,D,转换器原理概述,2.1.3,积分式,A,D,转换器与微处理器接口,2.1.3,积分式,A,D,转换器与计算机接口,一、双积分式,A,D,转换器原理概述,1,预备阶段：逻辑控制电路发出复位指令，计数器清零，同时使,S4,闭合，积分器输入,/,输出都为零。,2,定时积分阶段,T,1,：,在,t1,时刻，逻辑控制电路发出启动指令，使,S4,断，,S1,闭合，于是积分器开始对输入电压,U,i,积分，同时打开计数门计数。当计数器计满,N1,时,(t2,时刻,),，计数器的溢出脉冲使逻辑控制电路发出控制信号使,S,1,断开。,阶段,T,1,结束，积分器输出,（,2.1,）,3,定值积分阶段,T,2,：在,t,2,时刻令,S,1,断开的同时，使与,U,i,极性相反的基准电压接入积分器。本例设,U,i,为正值，则令,S,3,闭合，于是积分器开始对基准电压,U,R,定值积分，积分器输出从,U,01,值向零电平斜变，同时，计数器也重新从零计数，当积分输出达到零电平时刻（即,t,3,），比较器翻转，此时控制电路令计数器关门，计数器保留的计数值为,N,2,。定值积分阶段,T,2,结束时，积分器输出电平为零，,则有,2.2,）,数学推导,t,1,t,2,t,3,U,01,（,2.1,）,（,2.2,）,（,2.3,）,将,2.1,式代入,2.2,式得,设时钟周期为,T,0,，计数器容量为,N,1,，则,T,1,=N,1,T,o,、,T,2,=N,2,T,o,，,2.3,式可改写为,2.3,式所明：,T,2,与输入电压的平均值 成正比,（,2.4,）,2.4,式所明：,N,2,与输入电压的平均值 成正比（,N,2,）,N,2,T,0N2,Ui,关系的演示,积分器输出电压还是负向积分，积分时间,不变，但是，斜率将增加一倍。,（假定输入电压增加为,2,U,i,）,在,期间，积分器反向积分的斜率不变（因,不变），但是，返回到零点的时间,将增加一倍。,由于,增加一倍，因而在期间的计数值,也将增加一倍。,2.1.3,积分式,A,D,转换器与计算机接口,一、双积分式,A,D,转换器原理概述,1,预备阶段,-,复零，,S4,接通,2,定时积分阶段,-,第一次积分，,S1,接通,特点：,定时积分,T,1,固定，,U,O1,(,正比于,),Ui,3,定值积分阶段,-,第二次积分，,S3/S4,接通,特点：,定值积分（反向），,N,2,UO1,U,i,一、双积分式,A,D,转换器原理概述,（,1,）抗干扰能力强,双积分式,A,D,转换器的结果与输入信号的平均值成正比，因而对叠加在输入信号上的交流干扰有良好的抑制作用，即串模干扰抑制能力比较大。,50Hz,的工频干扰是最主要的串模干扰成分，如果选定采样时间,T,1,的时间为工频周期,20ms,的整数倍，则对称的工频干扰在理想情况下可以完全消除,双积分式,A,D,转换器的优点：,一、双积分式,A,D,转换器原理概述,（,1,）抗干扰能力强,双积分式,A,D,转换器的结果与输入信号的平均值成正比，因而对叠加在输入信号上的交流干扰有良好的抑制作用，即串模干扰抑制能力比较大。,50Hz的工频干扰是最主要的串模干扰成分，如果选定采样时间,T,1,的时间为工频周期,20ms,的整数倍，则对称的工频干扰在理想情况下可以完全消除,（,2,）性能价格比高,由于在转换过程中的两次积分中使用了同一积分器，又使用同一时钟去测定,T,1,和,T,2,，因此对积分器的精度和时钟的稳定性等指标都要求不高，使成本降低。,双积分式,A,D,转换器的优点：,1,、速度较慢，一般情况下每秒转换几次，最快每秒,20,余次。,2,、积分器和比较器的失调偏移不能在两次积分中抵消，会造成较大的转换误差。,为了将,A/D,转换器中的运算放大器和比较器的漂移电压降低，常采用自动调零技术。,自动调零技术实际上是在双积分式转换过程中增加了两个积分周期，分别测出,A/D,转换器中运算放大器和比较器的失调电压，并分别存储在电容器或寄存器中。当对模拟信号进行转换时，就可以扣除上述已存储的失调电压，实现精确,A/D,转换。,自动调零技术可将失调电压降低,1,2,个数量级。,一、双积分式,A,D,转换器原理概述,双积分式,A/D,转换器的缺点：,2.1.3,积分式,A,D,转换器与计算机接口,一、双积分式,A,D,转换器原理概述,二、微处理机控制双积分式,A,D,转换器,1,、采用微处理器直接实现对双积分式,A,D,转换器全部转换过程的控制；,2,、采用含有逻辑控制电路的单片式双积分式,A,D,转换器芯片，其接口的任务主要是在双积分,A,D,转换结束之后读取结果。,双积分式,A,D,转换器与处理器系统的接口有两种方法：,1,、采用微处理器直接实现对双积分式,A,D,转换器全部转换过程的控制；,2,、采用含有逻辑控制电路的单片式双积分式,A,D,转换器芯片，其接口的任务主要是在双积分,A,D,转换结束之后读取结果。,目前，双积分式,A,D,转换器已能做成单片集成电路的形式。这些集成芯片大都采用了自动调零技术，并且其数字输出大都采用位扫描的,BCD,码形式。,本章以广为使用的,C14433,为例来讨论。,2.1.3,积分式,A,D,转换器与计算机接口,二、微处理机控制双积分式,A,D,转换器,2.1.3,积分式,A,D,转换器与计算机接口,一、双积分式,A,D,转换器原理概述,二、微处理机控制双积分式,A,D,转换器,三、,MC14433A,D,芯片及其接口,MC14433,是采用,CMOS,工艺且具有零漂补偿的,3,位半（,BCD,码）单片双积分式,A,D,转换器芯片，只需外加二个电容和二个电阻就能实现,A,D,转换功能。主要技术指标为：,转换速率,(3,10)Hz,，,转换精度,1LSB,，,模拟输入电压范围,0V,1.999V,或,0V,199.9mV,，,输入阻抗大于,100M,。,三、,MC14433A,D,芯片及其接口,MC14433,转换结果以,BCD,码形式，分时按千、百、十、个位由,Q,0,Q,3,端送去，相应的位选通信号由,DS1,DS4,提供。每个选通脉冲宽度为,18,个时钟周期，相邻选通脉冲之间的间隔为,2,个时钟周期。,MC14433,模拟部分电路如图所示。缓冲器,A,1,接成电压跟随器形式，以提高,A/D,转换器输入阻抗；,A,2,与外接,R,1,和,C,1,构成积分器；,A,3,为比较器，完成“,0”,电平检出。由于运放,A,1,，,A,2,，,A,3,工作时不可避免地存在输入失调电压，因此在转换过程中还要进行自动调零。图中的,C,0,为调零电容，需外接。,MC14433,完整的,A,D,转换过程可分为,6,个阶段，各阶段积分器输出的波形如图所示：,三、MC14433A,D,芯片及其接口,MC14433,与,8031,接口电路如图。要求编程将转换结果存储在,2EH,与,2FH,单元中，存储格式为：,转换器的,EOC,反相后，作为中断申请信号送,8031,的,INT,1,端。由于,EOC,与,DU,相连，所以每次转换完毕都有相应的,BCD,码及选通信号出现在,Q0,Q3,及,DS1,DS4,端。,D,7,D,6,D,5,D,4,D,3,D,2,D,1,D,0,2EH,符号,千位 百 位,2FH,十 位 个 位,设要求外部中断为边沿触发方式，,主程序：,INIT,：,SETB IT1,；选择,INT1,边沿触发方式,MOVC IE,，,#10000100B,；打开中断，,INT1,中断允许,中断服务程序：,SAP,：,MOV A,，,P1,JNB ACC.4,，,SAP,；等待,DS1,选通信号,JB ACC.0,，,SER,；若超、欠量程，转,SER,JB ACC.2,，,SP1,；若极性为正，转,SP1,SETB 77H,；为负，,2EH,单元,D7,为,1,AJMP SP2,SP1,：,CLR 77H,；为正，,2EH,单元,D7,为,0,SP2,：,JB ACC.3,，,SP3,；查千位,(1,2,位,),SETB 74H,；千位数,2EH,单元,D4,为,1,AJMP SP4,SP3,：,CLR 74H,；千位数,2EH,单元,D4,为,0,SP4,：,MOV A,，,P1,JNB ACC.5,，,SP4,；等待,DS2,选通信号,MOV R0,，,#2EH,；,XCHD A,，,R0,；百位数送,2EH,低,4,位,中断服务程序：,SAP,：,MOV A,，,P1,JNB ACC.4,，,SAP,；等待,DS1,选通信号,JB ACC.0,，,SER,；若超、欠量程，转,SER,JB ACC.2,，,SP1,；若极性为正，转,SP1,SETB 77H,；为负，,2EH,单元,D7,为,1,AJMP SP2,SP1,：,CLR 77H,；为正，,2EH,单元,D7,为,0,SP2,：,JB ACC.3,，,SP3,；查千位,(1,2,位,),SETB 74H,；千位数,2EH,单元,D4,为,1,AJMP SP4,SP3,：,CLR 74H,；千位数,2EH,单元,D4,为,0,SP4,：,MOV A,，,P1,JNB ACC.5,，,SP4,；等待,DS2,选通信号,MOV R0,，,#2EH,；,XCHD A,，,R0,；百位数送,2EH,低,4,位,SP5,：,MOV A,，,P1,JNB ACC.6,，,SP5,；等待,DS3,选通信号,SWAP A,；高低,4,位交换,INC R0,；指针指向,2FH,MOV,R0,，,A,；十位数,2FH,高,4,位,SP6,：,MOV A,，,P1,JNB ACC.7,，,SP6,；等待,DS4,选通信号,XCHD A,，,R0,；个位数送,2FH,低,4,位,RETI,；中断返回,SER,：,SETB 10H,；置超、欠量程标志,RETI,；中断返回,2.2,高速模拟量输入通道,2.2.1,并行比较式,A,D,转换器原理概述,高速模拟量输入通道大都采用并行比较式,A,D,转换器，并行比较式即闪烁式,A,D,转换器是现行电子式,A,D,转换器中转换速度最快的一种。,并行比较式,A,D,转换原理比较直观。,本章以一个三位并行比较式,A,D,转换器为例，讨论并行比较式,A,D,转换器的原理,三位并行比较式,A,D,转换器原理框图及模数对照表,22.1,并行比较式,A,D,转换器原理概述,并行比较式,A,D,转换器的转换时间只有几十纳秒，可应用于高速采集的场合。例应用于数字示波器中。,但需要大量的低漂移的比较器和高精度电阻，且位数每高一位，其需要量加大一倍。例如,8,位转换器就需要,255,个比较器和,256,个精密电阻，价格较贵，,因此并行比较式,A,D,转换器的位数一般不高于,8,位，并且只有在高速采集时才被采用。,本节以,CA3308,集成芯片为例，介绍高速,A/D,转换的特点及其接口技术。,CA3308,是美国,RCA,公司的,8,位,CMOS,并行,A/D,转换器，最高转换速率可达,15MHz,，,2.2.2,高速,A,转换器及其接口技术,V,IN,：输入信号端。,V,DD,，,V,SS,：数字电源与数字地。,V,AA,，,AG,：模拟电源与模拟地。,B,1,B,8,：数字量输出端。,OVF,：溢出标志位,CE,1,，,CE,2,：输出数字量的三态,控制信号输入端，,其真值表如表,2.2,CLK,：外部时钟输入端。,PHASE,：工作方式控制端。,UR(+),，,UR(-),，,1,4REF,，,1,2REF,，,3,4REF,：参考电,压输入端或校准端,CA3308,各脚定义如下：,当采样速率较高时，由于自身时钟频率的限制，微处理器无法控制数据采集的全过程，而用高速逻辑器件控制,A,D,转换及,RAM,存储。当存储完毕后，再由微处理器处理这些数据。一个由,8031,控制的采用,CA3308,构成的高速数据采集系统如图,高速数据采集工作时序图,2.2.3,高速数据采集与数据传输,一、程序控制的数据传输方式,查询方式、延时等待方式、中断方式等均属该方式。,每传输一个数据，,CPU,都要执行若干条指令，不适于高速数据采集及成批交换数据的场合。,二、,DMA,控制的数据传输方式,即在,DMA,控制器控制下的直接存储器存取方式。,在这种方式下，外设与内存之间的数据传输过程不再由,CPU,控制，而是在,DMA,控制器的控制和管理下进行直接传输，从而提高了传输速度。,DMA,传输,示意图,在,DMA,传输过程中传输数据的途径是,I/O,设备接口、总线和存储器接口，并不经过,DMA,控制器，因而速度很快。,DMA,方式传输一个字节一般只需要两个时钟周期的时间。,除此之外，,CPU,在现行指令的每个机器周期结束即可响应,DMA,，响应,DMA,请求的最大延时不会超过一个机器周期。,采用,DMA,传输方式后使数据传输的速率有很大的提高。但在,DMA,传输过程中，由于,CPU“,脱开”系统总线不再工作，因而,CPU,的工作效率较低。此外，传输速率还受到,DMA,控制器芯片最高工作频率的限制，例如,DMA,控制芯片,8237A,的最大工作频率为,3MHz,。,为了提高,CPU,的工作效率，许多现代高性能,DSP,芯片内含有多个,on chip DMA,控制器，并提供专门的,DMA,传输总线，这样，处理器核的运行与,DMA,数据传输可并行工作，工作效率很高。,2.2.3,高速数据采集与数据传输,一、程序控制的数据传输方式,二、,DMA,控制的数据传输方式,2.2.3,高速数据采集与数据传输,一、程序控制的数据传输方式,二、,DMA,控制的数据传输方式,三、基于高速数据缓存技术的数据传输方式,1,、基于双口,RAM,的高速数据缓存方式,2,、基于,FIFO,的高速数据缓存方式,在高速数据采集系统中，微处理器控制的数据传输速率及有关数据处理的速度与前端,A/D,转换器的采集速度往往不一致的；另外，在多微处理器系统应用场合，各微处理器系统的工作也不可能完全同步。当它们之间需要高速传输数据时，可以在两者之间加入数据缓存器进行缓冲。,三、基于高速数据缓存技术的数据传输方式,1,、基于双口,RAM,的高速数据缓存方式,双口,RAM,即双端口存储器，它具有两套完全独立的数据线、地址线、读,/,写控制线，允许两个独立的系统或模块同时对双口,RAM,进行读,/,写操作。因此，不管是在流水方式下的高速数据传输，还是在多处理系统中的数据共享应用中，双口,RAM,都在其中发挥重要作用。,以,IDT7024,为例介绍双口,RAM,的组成原理及典型应用。,IDT7024,为,4K16,位静态双口,RAM,，其最快存取时间有,20/25/35/55/75 ns,多个等级，可与大多数高速处理器配合使用，无需插入等待状态。,三、基于高速数据缓存技术的数据传输方式,1,、基于双口,RAM,的高速数据缓存方式,双口,RAM IDT7024,的组成框图,A/D,转换器采用,14,位,A/D,转换器,LTC 1419,，其最高转换速率为,800kHz,，能满足实时采样的要求。双口,RAM,采用,IDT 7024,，其右端口作为采集数据输入端口，写地址及控制信号由可编程逻辑器件,EPM 7064,产生；其左端口作为采集数据输出端口，输出数据线分高,8,位和低,8,位分别与单片机的,8,位数据线相连，读地址及控制信号由单片机给出。,2,、基于,FIFO,的高速数据缓存方式,FIFO,（,First In First Out,）意思就是先进先出。,FIFO,存储器的特点是：同一存储器配备有两个数据端口，一个是输入端口，只负责数据的写入；另一个是输出端口，只负责数据的输出。对这种存储器进行读,/,写操作时不需要地址线参与寻址，数据的读取遵从先进先出的规则，并且读取某个数据后，这个数据就不能再被读取，就像永远消失了一样。,FIFO,内部的存储单元是一个双口,RAM,，内部有两个读,/,写地址指针和一个标志逻辑控制单元。读,/,写地址指针在读,/,写时钟控制下顺序地从存储单元按照一种环形结构依次读,/,写数据，从第一个存储单元开始到最后一个存储单元，然后又回到第一个存储单元。标志逻辑控制单元能根据读、写指针的状态，给出,RAM,的空、满等内部状态的指示。,三、基于高速数据缓存技术的数据传输方式,2,、基于,FIFO,的高速数据缓存方式,该,FIFO,数据采集系统没使用,PAE,和,PAF,标志，采用先写满再读数据的简单方法,写操作由加在,WCLK,端的时钟控制，对应时钟信号的上升沿，采集的数据从,0,8,端顺序写入到存储器阵列中。当数据写满后，,FF,变为低电平，,FF,的低电平信号通过单片机关闭时钟门,74HC00,而中止写操作，尔后电路便可以进入读数过程。,读数操作过程由单片机控制。当数据被读空后，EF,变为低电平。这时，,EF,信号就会打开时钟门，于是电路就进入新的一轮写数据操作。,2.3,模拟量输出通道,2.3.1 D,A,转换器概述,2.3.2 D,A,转换器与微型计算机接口,2.3.3 D,A,转换器应用举例,2.3.1 D,A,转换器概述,一、,D,A,转换原理,D/A,转换器是由电阻网络、开关及基准电源等部分组成，为了便于接口，有些,D/A,芯片内还含有锁存器。,D/A,转换器的组成原理有多种，采用最多的是,R,2R,梯形网络,D/A,转换器，,一、,D,A,转换原理,一、,D,A,转换原理,二、,D,A,转换器的主要技术指数,1,分辨率：当输入数字发生单位数码变化时所对应模拟量输出的变化量，具体表达方式与,A,D,转换器分辨率基本一致。,2,转换精度：指在整个工作区间实际的输出电压与理想输出电压之间的偏差，具体含义与,A/D,转换器的定义基本一致。,3,转换时间：指当输入的二进制代码，从最小值突跳到最大值时，其模拟量电压达到与其稳定值之差小于,1 2 LSB,所需的时间。转换时间又称稳定时间，其值通常比,A,D,转换器的转换时间要短得多。,4,尖峰误差：尖峰误差是指输入代码发生变化时而使输出模拟量产生的尖峰所造成的误差。,一、,D,A,转换原理,二、,D,A,转换器的主要技术指数,三、,D,A,转换电路输入与输出形式,D,A,转换器的数字量输入端可以分为：不含数据锁存器；含单个数据锁存器；含双数据锁存器三种情况。,第一种与微型计算机接口时一定要外加数据锁存器，以便维持,D,A,转换输出稳定。,后两种与微型计算机接口时可以不外加数据锁存器。,第三种可用于多个,D,A,转换器同时转换的场合。,D,A,转换器的输出电路有单极性和双极性之分。,三、,D,A,转换电路输入与输出形式,D,A,转换器的输出电路有单极性和双极性之分。,单极性输出电路,双极性输出电路,2.3.2 D,A,转换器与微型计算机接口,一、八位,D,A,转换器,DAC0832,及其与微型计算机接口,DAC 0832,是含有双输入数据锁存器的,D/A,数模转换器，原理框图如下：,2.3.2 D,A,转换器与微型计算机接口,一、八位,D,A,转换器,DAC0832,及其与微型计算机接口,MOV DPTR,，,#0FEFFH,；给出,0832,的地址,MOV A,，,#DATA,；欲输出的数据装入,A,MOVX,DPTR,，,A,；数据装入,0832,并启动,D/A,转换,口地址为,FEFFH,。,8031,对它进行一次写操作，输入数据便在控制信号的作用下，直接打入内部,DAC,寄存器中锁存，并由,D/A,转换成输出电压。,单缓冲方式：,2.3.2 D,A,转换器与微型计算机接口,二、十二位,D,A,转换器,DAC1208,与微型计算机接口,MOV DPTR,，,#0FDFFH,MOV A,，,DATA,MOVX,DPTR,，,A,DEC DPH,MOV A,，,DATA,1,MOVX,DPTR,，,A ,MOV DPTR,，,#7FFFH,MOVX,DPTR,，,A,设有一个,12,位的待转换的数据存放在内容,DATA,及,DATA,1,单元中，其存放顺序为：,(DATA),存高,8,位数据，,(DATA,1),存低,4,位数据,(,存放在该单元的低半字节上,),。,2.3.3 D,A,转换器应用举例,一、锯齿波的产生,二、任意波形的产生,一、锯齿波的产生,MOV DPTR,，,#0FEFFH,；给出,DAC0832,口地址,MOV A,，,#00H,LOOP,：,MOVX,DPTR,，,A,INC A,MOV R0,，,#DATA,；改变,#DATA,，以延时,DJNZ R0,，,SJMP LOOP,2.3.3 D,A,转换器应用举例,二、任意波形的产生（以正弦波为例）,TAB,：,DB 80H,，,83H,，,86H,，,89H,，,8DH,，,90H,，,93H,，,96H,DB 99H,，,9CH,，,9FH,，,A2H,，,A5H,，,A8H,，,ABH,，,AEH,DB B1H,，,B4H,，,B7H,，,BAH,，,BCH,，,BFH,，,C2H,，,C5H,DB C7H,，,CAH,，,CCH,，,CFH,，,D1H,，,D4H,，,D6H,D8H,DB DAH,，,DDH,，,DFH,，,E1H,，,E3H,，,E5H,，,E7H,，,E9H,二、任意波形的产生（以正弦波为例）,TAB,：,DB 80H,，,83H,，,86H,，,89H,，,8DH,，,90H,，,93H,，,96H,DB 99H,，,9CH,，,9FH,，,A2H,，,A5H,，,A8H,，,ABH,，,AEH,DB B1H,，,B4H,，,B7H,，,BAH,，,BCH,，,BFH,，,C2H,，,C5H,DB C7H,，,CAH,，,CCH,，,CFH,，,D1H,，,D4H,，,D6H,，,D8H,DB DAH,，,DDH,，,DFH,，,E1H,，,E3H,，,E5H,，,E7H,，,E9H,MOV R5,，,#00H,；计数器赋初值,SIN,：,MOV A,，,R5,MOV DPTR,，,#TABH,MOVC A,，,A+DPTR,；查表得输出值,MOV DPTR,，,#7FFFH,；指向,0832,MOVX DPTR,，,A,；转换,INC R5,；计数器加一,AJMP SIN,