频率计vhdl程序与仿真.doc

数字频率计VHＤL程序与仿真

一、功能:频率计。具有4位显示,能自动根据７位十进制计数得结果,自动选择有效数据得高4位进行动态显示。小数点表示就是千位,即KHz。
二、源程序及各模块与主要语句得功能
lｉbｒａrｙ ieｅe;
use ieｅe、stｄ_loｇiｃ_１164、aｌl；
usｅ iｅee、ｓtｄ＿lｏgｉc＿unｓigｎed、aｌl；
ｅnｔｉty plｊ ｉs
port ( start：in std_ｌogiｃ; 　 　　 　 --复位信号
　 cｌk　:in ｓtd_ｌogic；　　 　 　　 　 －-系统时钟
　 　 　 clk1:ｉｎ std_loｇiｃ；　 　　 　 　 　 　 -－被测信号
　　 　yy１：oｕｔ stｄ_loｇiｃ＿vector(7 dowｎtｏ 0); －-八段码
　 　 w1 :out ｓｔd_loｇｉc_vecｔor（3　ｄoｗntｏ　0)）; --数码管位选信号
end pｌｊ;
ａｒｃｈiｔectuｒe　behav　ｏf　PLj is
signal b1,b2,ｂ3,b4,b5,b6,b7：std_loｇic＿vectoｒ(3 downto 0)；　 --十进制计数器
sigｎal ｂcｄ：std_logic_vectoｒ(3 dｏｗnｔｏ ０); 　　　 　 　 　 　 　 －-ＢCD码寄存器
sｉgnal　ｑ ：iｎteger ｒange　0 tｏ 4９９999９9;　　 　　 　 　　 --秒分频系数　
signal ｑq : integer rangｅ ０ ｔo ４9９９9９;　　 　 　　 　 --动态扫描分频系数
sigｎaｌ eｎ,ｂcｌk:std＿logic;　 　 --使能信号,有效被测信号
ｓignaｌ　ｓsｓ　: std_ｌogic_vector(3 downtｏ　０)；　　 　　 -－小数点
ｓignaｌ bcｄ0,bｃd1,bcd2,ｂcd３　:　ｓtd＿logiｃ_vｅctor(3 doｗnto 0）;　
--寄存7位十位计数器中有效得高４位数据
bｅgin
ｓecｏnｄ:proｃess(clk)　 　 　 　　 　--此进程产生一个持续时间为一秒得得闸门信号
begｉn
　if　start='1＇ then　ｑ<=0；
　　ｅlｓｉf　ｃlk'eｖeｎｔ　ａｎd　clｋ='１＇ thｅｎ
　 　ｉf ｑ<4９99999９ ｔheｎ q<＝q+1;
　 ｅｌse　ｑ<=4９9９9999;
　 　 end ｉf；
　　end if;
if q<４9９99999 aｎd staｒt='0' thｅn en<='1';
else en<='0';
　eｎd　iｆ;
eｎd proｃess;
and2：ｐrｏcｅss(en，ｃlk１)　 　　 --此进程得到７位十进制计数器得计数脉冲
ｂeｇｉn
bclk<=cｌk１ and en;
eｎｄ prｏcess;
：prｏｃｅss（staｒt，bｃlｋ） 　　　 --此进程完成对被测信号计脉冲数
begin
　　if staｒt='1' ｔhen 　 　 　 　 　 --复位
ｂ1<="0０00";b2<="000０";b３<="０000";b4<="00００＂;b5<="0０0０";b6<="０0０0＂;b７<="000０";
　elｓif bcｌk＇eｖent and ｂｃlk='１'　then
　 if b1＝＂1０01＂ then b１＜="０００0"; 　 　　 　　 　　 --此IF语句完成个位十进制计数
iｆ b２＝＂10０1" tｈeｎ b2<="０0０0＂; 　 　　 　 　 　　--此IF语句完成百位十进制计数
　　 if b3=＂1001＂ theｎ b３<="00０0"； 　 　 　 －-此IF语句完成千位十进制计数
　 　 　 if　b4=＂1００1＂　theｎ b４<＝"0000"; 　－-此ＩＦ语句完成万位十进制计数
　　　 　 iｆ b５=＂１00１"　THEN b5<="000０＂; 　　 --此IF语句完成十万位十进制计数
　 　 　　 　　 iｆ b6=＂10０1" then　b6＜="0000＂； 　－-此ＩF语句完成百万位十进制计数
　　 　　　 　 　 　 　 if b７=＂１００1＂　then ｂ7<＝"00０0";　-－此IF语句完成千万位十进制计数
　 　 　 　 else b7<=b７+1；
　 　 　　 　 　 end ｉf;
　 　　　 　 　　 else ｂ6<=b6+1；
　 enｄ if;
　 　 eｌse ｂ５<=b5+1;
　 　　　　 　enｄ　ｉｆ;
　 　 elsｅ b4＜=ｂ４+1;
　 　 ｅnd if;
　 ｅlsｅ b3<＝b3＋1;　
　 　 　 　end if；
　 　　　 else b２<=b2＋1;
　 　end　if；
　　 else b１＜＝b1+1;　
　ｅnd if;
enｄ　if;
ｅｎd　prｏcess;
procｅss(ｃlｋ) --此进程把7位十进制计数器有效得高４位数据送入bcd0～3;并得到小数点信息
begin
　if ｒising_ｅdge(clｋ)　then　
　 if en='0'　thｅn
　　 　 　 iｆ b7>＂０00０" then ｂcd３<＝b7;　bcｄ2<=b6; bcd１<=ｂ５； bｃｄ0＜=b4; sss<=＂１110＂；
　　 　 elsif b６＞＂0０0０"　theｎ bcd３＜=b6; bcd2<=b5; bcd1<＝b４; bcd０＜＝b3; sss<＝"1101"；
　 　 elｓif b5>"０000"　then bｃd３<＝b5； ｂcd2＜=b4; bcd1＜=ｂ3; bcd０<=b2;　sss<=＂1011";
　ﻩ 　 　elsｅ ｂcｄ３<=b４; bcｄ2<=b3; bｃｄ1<=b2; bcｄ0＜=b1; sss<＝"1111";
　　　　end ｉf;
　　 　enｄ if;
enｄ if;
ｅnd ｐｒoｃeｓs;
weixuａｎ：proｃｅｓｓ(ｃlk）　 -－此进程完成数据得动态显示
begｉn
if ｃlk'evenｔ ａnd clk=＇1' tｈen
　　 　　 if　qq< 9999９ thｅn qｑ<=qq+1；bｃd<=bｃｄ3;　w1<=＂０111"；
ﻩ 　if sｓｓ="0111" tｈｅｎ yy1(0）<='0'；
　　 else　yｙ１（0)<='1＇;
ﻩ enｄ iｆ;
elsif　qq<１999９9 ｔｈen ｑq＜=qｑ+1;ｂcd＜=bcd2; w1＜=＂10１1";
ﻩ 　　 if sss="10１1＂ theｎ yy1(0)＜=＇0＇;
ﻩﻩ　 else　yy1(0）＜＝'1';
ﻩ 　 　ｅｎd　iｆ;
　 elsｉf qq<2９99９９ theｎ qq<＝ｑｑ+１;bcd＜=ｂcd1; w１＜＝"１10１";
ﻩ 　 　　ｉｆ sss=＂1101" tｈｅｎ　yy１(0)<='0＇;
ﻩ 　 　　　　eｌse ｙy1(0)<='１';
ﻩ 　 end iｆ;
　ｅlsｉf qq<399９９９　ｔｈen qｑ<=qq＋1；ｂcd＜=bｃd０; ｗ1＜="１11０＂;　
　　 iｆ sｓs＝＂11１0＂　tｈeｎ yy1（０）<='０';
　 　 ｅlse yy1(0)＜=＇1';
　　 　　 　 ｅnd iｆ;
　 　 elsｅ qｑ<=0;
　　 　end ｉf；
ｅｎd ｉｆ;
end ｐroｃeｓｓ;
ｍ0: ｐｒｏcess　（bcd） 　 　－-译码
bｅgｉn
　 cａｓe ｂｃd is
　 　 wｈen　"0000"=＞yｙ1(7 dｏｗnto　1)<=＂0０0０001";
　 　　　ｗｈｅn "0001＂=>yy1(7 dｏwnｔｏ 1)＜="１001１11"；
　 　 　 when ＂00１0"＝>yｙ1(7　downtｏ 1)<="００10０10";
wｈｅn "００11"=＞yy1(7 dowｎｔｏ 1)<="00０0１10";
　 ｗｈｅn "0１00"=>yy1(７ dｏwｎto １)<="1001１００";
when "01０1"＝>yy1（7 dowｎto 1)<=＂01001００"；
　　whｅn　"０１10"=＞yy1（7 dｏwntｏ １）<="110000０";
　wheｎ "01１1"＝>yy1(7 downtｏ １）<＝＂0001１１1";
　 　ｗhen ＂1000"=＞yy１（７　dowｎto 1)<=＂000０000";
　　 ｗheｎ "10０１"＝>yy1(7 dowｎto １)<=＂００01100＂;
　 ｗｈen oｔhers＝>yy1(７　downto 1)<="1111111";
　end cａｓe;
enｄ proceｓs;
ｅnd behａv;
三、程序仿真图

注:仿真中秒分频为50０00,动态显示得分频系数也相应调小。
频率计仿真全图

频率计仿真-开始计数部分

频率计仿真-结束结束、动态显示部分

频率计仿真-复位、重新测频部分