百度-华为-大唐-汉王等公司的笔试试题集.doc

下面是一些基本的数字电路知识问题，请简要回答之。
a) 什么是Setup 和Holdup时间？
b) 什么是竞争与冒险现象？怎样判断？如何消除？
c) 请画出用D触发器实现2倍分频的逻辑电路？
d) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？
e) 什么是同步逻辑和异步逻辑？
f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。
g) 你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？
2、 可编程逻辑器件在现代电子设计中越来越重要，请问：
a) 你所知道的可编程逻辑器件有哪些？
b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。
3、 设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？

附FPGA工程师面试试题集锦——
飞利浦－大唐笔试归来
1，用逻辑们和cmos电路实现ab+cd
2. 用一个二选一mux和一个inv实现异或
3. 给了reg的setup,hold时间，求中间组合逻辑的delay范围。
Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。时hold time不够，数据同样不能被打入触发器。
4. 如何解决亚稳态
5. 用verilog/vhdl写一个fifo控制器
6. 用verilog/vddl检测stream中的特定字符串
信威dsp软件面试题～
)DSP和通用处理器在结构上有什么不同，请简要画出你熟悉
的一种DSP结构图
2)说说定点DSP和浮点DSP的定义（或者说出他们的区别）
3）说说你对循环寻址和位反序寻址的理解
4）请写出【－8，7】的二进制补码，和二进制偏置码。
用Q15表示出0.5和－0.5
扬智电子笔试
第一题：用mos管搭出一个二输入与非门。
第二题：集成电路前段设计流程，写出相关的工具。
第三题：名词IRQ,BIOS,USB,VHDL,SDR
第四题：unix 命令cp -r, rm,uname
第五题：用波形表示D触发器的功能
第六题：写异步D触发器的verilog module
第七题：What is PC Chipset?
第八题：用传输门和倒向器搭一个边沿触发器
第九题：画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。
华为面题
(硬件)
全都是几本模电数电信号单片机题目
1.用与非门等设计全加法器
2.给出两个门电路让你分析异同
3.名词:sram,ssram,sdram
4.信号与系统:在时域与频域关系
5.信号与系统:和4题差不多
6.晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期..
..)
7.串行通信与同步通信异同,特点,比较
8.RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?)
9.延时问题,判错

10.史密斯特电路,求回差电压
11.VCO是什么,什么参数(压控振荡器?)
12. 用D触发器做个二分颦的电路.又问什么是状态图
13. 什么耐奎斯特定律,怎么由模拟信号转为数字信号
14. 用D触发器做个4进制的计数
15.那种排序方法最快?
一、 研发（软件）
用C语言写一个递归算法求N！；
给一个C的函数，关于字符串和数组，找出错误；
防火墙是怎么实现的？
你对哪方面编程熟悉？
新太硬件面题
接着就是专业题目啦
（1）d触发器和d锁存器的区别
（2）有源滤波器和无源滤波器的原理及区别
（3）sram，falsh memory，及dram的区别？
（4）iir，fir滤波器的异同
（5）冒泡排序的原理
（6）操作系统的功能
（7）学过的计算机语言及开发的系统
（8）拉氏变换和傅立叶变换的表达式及联系
1、同步电路和异步电路的区别是什么?(仕兰微电子)
2、什么是同步逻辑和异步逻辑?(汉王笔试)
同步逻辑是时钟之间有固定的因果关系.异步逻辑是各时钟之间没有固定的因果关系.
3、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?(汉王笔试)
线与逻辑是两个输出信号相连可以实现与的功能.在硬件上,要用oc门来实现,由于不用 oc门可能使灌电流过大,而烧坏逻辑门. 同时在输出端口应加一个上拉电阻.
4、什么是Setup 和Holdup时间?(汉王笔试)
5、setup和holdup时间,区别.(南山之桥)
6、解释setup time和hold time的定义和在时钟信号延迟时的变化.(未知)
7、解释setup和hold time violation,画图说明,并说明解决办法.(威盛VIA
2003.11.06 上海笔试试题)
Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求.建立时间是指触发 器的时钟信号上升沿到来以前,数据稳定不变的时间.输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器. 保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间.如果hold time 不够,数据同样不能被打入触发器.
建立时间(Setup Time)和保持时间(Hold time).建立时间是指在时钟边沿前,数据信 号需要保持不变的时间.保持时间是指时钟跳变边沿后数据信号需要保持不变的时间.如果不满足建立和保持时间的话,那么DFF将不能正确地采样到数据,将会出现 metastability的情况.如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时 间,那么超过量就分别被称为建立时间裕量和保持时间裕量.
8、说说对数字逻辑中的竞争和冒险的理解,并举例说明竞争和冒险怎样消除.(仕兰微 电子)
9、什么是竞争与冒险现象?怎样判断?如何消除?(汉王笔试)
在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门的时间不一致叫竞争.产生毛刺叫冒险.如果布尔式中有相反的信号则可能产生竞争和冒险现象.解决方法:一是添加布尔式的消去项,二是在芯片外部加电容.
10、你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?(汉王笔试)
常用逻辑电平:12V,5V,3.3V;TTL和CMOS不可以直接互连,由于TTL是在0.3-3.6V之间,而CMOS则是有在12V的有在5V的.CMOS输出接到TTL是可以直接互连.TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V.
11、如何解决亚稳态.(飞利浦-大唐笔试)
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态.当一个触发器进入亚
稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平
上.在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无
用的输出电平可以沿信号通道上的各个触发器级联式传播下去.
12、IC设计中同步复位与 异步复位的区别.(南山之桥)
13、MOORE 与 MEELEY状态机的特征.(南山之桥)
14、多时域设计中,如何处理信号跨时域.(南山之桥)
15、给了reg的setup,hold时间,求中间组合逻辑的delay范围.(飞利浦-大唐笔试)
Delay < period - setup – hold
16、时钟周期为T,触发器D1的建立时间最大为T1max,最小为T1min.组合逻辑电路最大延
迟为T2max,最小为T2min.问,触发器D2的建立时间T3和保持时间应满足什么条件.(华
为)
17、给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决
定最大时钟的因素,同时给出表达式.(威盛VIA 2003.11.06 上海笔试试题)
本文章来自 谋职宝：
本文章来自 谋职宝：

18、说说静态、动态时序模拟的优缺点.(威盛VIA 2003.11.06 上海笔试试题)
19、一个四级的Mux,其中第二级信号为关键信号 如何改善timing.(威盛VIA
2003.11.06 上海笔试试题)
20、给出一个门级的图,又给了各个门的传输延时,问关键路径是什么,还问给出输入,
使得输出依赖于关键路径.(未知)
21、逻辑方面数字电路的卡诺图化简,时序(同步异步差异),触发器有几种(区别,优
点),全加器等等.(未知)
22、卡诺图写出逻辑表达使.(威盛VIA 2003.11.06 上海笔试试题)
23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和.(威盛)
24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-
well process.Plot its transfer curve (Vout-Vin) And also explain the
operation region of PMOS and NMOS for each segment of the transfer curve? (威
盛笔试题circuit design-beijing-03.11.09)
25、To design a CMOS invertor with balance rise and fall time,please define
the ration of channel width of PMOS and NMOS and explain?
26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大?(仕兰微电子)
27、用mos管搭出一个二输入与非门.(扬智电子笔试)
28、please draw the transistor level schematic of a cmos 2 input AND gate and
explain which input has faster response for output rising edge.(less delay
time).(威盛笔试题circuit design-beijing-03.11.09)
29、画出NOT,NAND,NOR的符号,真值表,还有transistor level的电路.(Infineon笔
试)
30、画出CMOS的图,画出tow-to-one mux gate.(威盛VIA 2003.11.06 上海笔试试题)
31、用一个二选一mux和一个inv实现异或.(飞利浦-大唐笔试)
32、画出Y=A*B+C的cmos电路图.(科广试题)
33、用逻辑们和cmos电路实现ab+cd.(飞利浦-大唐笔试)
34、画出CMOS电路的晶体管级电路图,实现Y=A*B+C(D+E).(仕兰微电子)
35、利用4选1实现F(x,y,z)=xz+yz’.(未知)
36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现(实际上就是化
简).
37、给出一个简单的由多个NOT,NAND,NOR组成的原理图,根据输入波形画出各点波形.
(Infineon笔试)
38、为了实现逻辑(A XOR B)OR (C AND D),请选用以下逻辑中的一种,并说明为什
么?1)INV 2)AND 3)OR 4)NAND 5)NOR 6)XOR 答案:NAND(未知)
39、用与非门等设计全加法器.(华为)
40、给出两个门电路让你分析异同.(华为)
41、用简单电路实现,当A为输入时,输出B波形为…(仕兰微电子)
42、A,B,C,D,E进行投票,多数服从少数,输出是F(也就是如果A,B,C,D,E中1的个数比0
多,那么F输出为1,否则F为0),用与非门实现,输入数目没有限制.(未知)
43、用波形表示D触发器的功能.(扬智电子笔试)
44、用传输门和倒向器搭一个边沿触发器.(扬智电子笔试)
45、用逻辑们画出D触发器.(威盛VIA 2003.11.06 上海笔试试题)
46、画出DFF的结构图,用verilog实现之.(威盛)
47、画出一种CMOS的D锁存器的电路图和版图.(未知)
48、D触发器和D锁存器的区别.(新太硬件面试)
49、简述latch和filp-flop的异同.(未知)
50、LATCH和DFF的概念和区别.(未知)
51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的.
(南山之桥)

52、用D触发器做个二分颦的电路.又问什么是状态图.(华为)
53、请画出用D触发器实现2倍分频的逻辑电路?(汉王笔试)
54、怎样用D触发器、与或非门组成二分频电路?(东信笔试)
55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分频?
56、用filp-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出
carryout和next-stage. (未知)
57、用D触发器做个4进制的计数.(华为)
58、实现N位Johnson Counter,N=5.(南山之桥)
59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器,15进制的呢?(仕兰
微电子)
60、数字电路设计当然必问Verilog/VHDL,如设计计数器.(未知)
61、BLOCKING NONBLOCKING 赋值的区别.(南山之桥)
62、写异步D触发器的verilog module.(扬智电子笔试)
63、用D触发器实现2倍分频的Verilog描述? (汉王笔试)
64、可编程逻辑器件在现代电子设计中越来越重要,请问:a) 你所知道的可编程逻辑器
件有哪些? b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑.(汉王笔试)
PAL,PLD,CPLD,FPGA.

65、请用HDL描述四位的全加法器、5分频电路.(仕兰微电子)
66、用VERILOG或VHDL写一段代码,实现10进制计数器.(未知)
67、用VERILOG或VHDL写一段代码,实现消除一个glitch.(未知)
68、一个状态机的题目用verilog实现(不过这个状态机画的实在比较差,很容易误解
的).(威盛VIA 2003.11.06 上海笔试试题)
69、描述一个交通信号灯的设计.(仕兰微电子)
70、画状态机,接受1,2,5分钱的卖报机,每份报纸5分钱.(扬智电子笔试)
71、设计一个自动售货机系统,卖soda水的,只能投进三种硬币,要正确的找回钱
数. (1)画出fsm(有限状态机);(2)用verilog编程,语法要符合fpga设计
的要求.(未知)
72、设计一个自动饮料售卖机,饮料10分钱,硬币有5分和10分两种,并考虑找零:(1)
画出fsm(有限状态机);(2)用verilog编程,语法要符合fpga设计的要求;(3)设计
工程中可使用的工具及设计大致过程.(未知)
73、画出可以检测10010串的状态图,并verilog实现之.(威盛)
74、用FSM实现101101的序列检测模块.(南山之桥)
a为输入端,b为输出端,如果a连续输入为1101则b输出为1,否则为0.
例如a: 0001100110110100100110
b: 0000000000100100000000
请画出state machine;请用RTL描述其state machine.(未知)
75、用verilog/vddl检测stream中的特定字符串(分状态用状态机写).(飞利浦-大唐
笔试)
76、用verilog/vhdl写一个fifo控制器(包括空,满,半满信号).(飞利浦-大唐笔试)
77、现有一用户需要一种集成电路产品,要求该产品能够实现如下功能:y=lnx,其中,x
为4位二进制整数输入信号.y为二进制小数输出,要求保留两位小数.电源电压为3~5v假
设公司接到该项目后,交由你来负责该产品的设计,试讨论该产品的设计全程.(仕兰微
电子)
78、sram,falsh memory,及dram的区别?(新太硬件面试)
79、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9
-14b),问你有什么办法提高refresh time,总共有5个问题,记不起来了.(降低温
度,增大电容存储容量)(Infineon笔试)
80、Please draw schematic of a common SRAM cell with 6 transistors,point out
which nodes can store data and which node is word line control? (威盛笔试题
circuit design-beijing-03.11.09)
81、名词:sram,ssram,sdram
名词IRQ,BIOS,USB,VHDL,SDR
IRQ: Interrupt ReQuest
BIOS: Basic Input Output System
USB: Universal Serial Bus
VHDL: VHIC Hardware Description Language
SDR: Single Data Rate
压控振荡器的英文缩写(VCO).
动态随机存储器的英文缩写(DRAM).
名词解释,无聊的外文缩写罢了,比如PCI、ECC、DDR、interrupt、pipeline、
IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器),FIR IIR DFT(离散
傅立叶变换)或者是中文的,比如:a.量化误差 b.直方图 c.白平衡

汉王笔试题（二）

高级研究人员（模式识别、图像处理类）招聘试题
说明：
可能您的专业并不完全符合本试题所涉及的领域。因此并非所有的问题都需要回答，您可只回答你所熟悉和能够回答的问题。允许参考任意的资料，但请独立完成此试题，我们更欣赏独立的思考和创新的精神。
本试题并非我们录用或者不录用您的唯一依据。
应聘高级研究人员者请回答这部分问题。
1、 人工智能与模式识别的研究已有多年，但似乎公认的观点认为它仍然非常困难。试
对你所熟悉的任一方向（如指纹识别、人像识别、语音识别、字符识别、自然语言理解
等）的发展状况进行描述。并设想你将从事该方向的研究，你打算如何着手，以建立有
效的识别理论和方法；或者你认为现在的理论和方法有何缺陷，有什么办法来进行改进
？（500字以内即可，不要太长）
2、 简述下面任一主题的主要理论框架或主要观点（500字以内即可，不要太长）：
a) David Marr的视觉计算理论框架；
b) 格式塔（Gestalt）心理学派的主要观点；
c) Bayes决策理论；
d) 人工神经网络中的BP网络、自组织网络和联想记忆网络的主要内容；
e) 基因算法；
f) 小波分析；
g) 目前流行的有损静态图像压缩方法。
3、 设想你要设计一个算法，检测给定的图像中是否有矩形结构。所要检测的矩形可能有多种形态，一些样本如下图所示。试提出你的算法框架。要求你的算法至少能检测出样本中的矩形，而拒绝其他的任意非矩形结构。矩形的大小、位置和方向未知，要求你的算法能确定这些参数。
如果你认为这个问题太难而不能解决，请说明理由。

高级软件开发人员招聘试题
说明：
可能您的专业并不完全符合本试题所涉及的领域。因此并非所有的问题都需要回答，您可只回答你所熟悉和能够回答的问题。允许参考任意的资料，但请独立完成此试题，我们更欣赏独立的思考和创新的精神。
本试题并非我们录用或者不录用您的唯一依据。
应聘高级软件开发人员者请回答这部分问题。
1、 数据的逻辑存储结构（如数组，队列，树等）对于软件开发具有十分重要的影响，试对你所知道的各种存储结构从运行速度、存储效率和适用场合等方面进行简要分析。

2、 数据库技术是计算机系统中一个非常重要的领域，几乎所有的计算机应用中都或多或少地用到了数据库。试简要谈谈数据库设计中应当注意那些问题，如何解决？给出两种你所熟悉的DBMS，要求一种适用于小型应用，另一种适用于大型应用，给出你做出选择的理由。
3、 某公司的主要业务是提供www和email服务，出于安全考虑，该公司要求我公司提供一套网络指纹登录系统，该系统要求能够利用指纹替代email中常用的密码，并对所提供的部分网页通过指纹认证后才能访问，请利用你所学过的知识对该系统进行分析设计，你可以指定网络的配置（包括协议），但必须保证邮件用户既可通过网页（http方式）收取信件，也可通过Outlook收取信件。请分析该系统的可行性，可行时给出系统结构和主要的存储结构，指出系统中的难点和解决方法。（假设指纹识别的问题已经解决）
高级硬件开发人员招聘试题
说明：
可能您的专业并不完全符合本试题所涉及的领域。因此并非所有的问题都需要回答，您可只回答你所熟悉和能够回答的问题。允许参考任意的资料，但请独立完成此试题，我们更欣赏独立的思考和创新的精神。
本试题并非我们录用或者不录用您的唯一依据。

应聘高级硬件开发人员者请回答这部分问题。
1、 下面是一些基本的数字电路知识问题，请简要回答之。
a) 什么是Setup 和Holdup时间？
b) 什么是竞争与冒险现象？怎样判断？如何消除？
) 请画出用D触发器实现2倍分频的逻辑电路？
d) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？
e) 什么是同步逻辑和异步逻辑？
f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接
口、所存器/缓冲器）。
g) 你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？
2、 可编程逻辑器件在现代电子设计中越来越重要，请问：
a) 你所知道的可编程逻辑器件有哪些？
b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。
3、 设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包
括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题?

汉王科技软件工程师笔试经历（三）

今天下午4点去笔了汉王科技的软件工程师
还好这回没有签保密协议，写下笔经和记忆中的题目，小攒一下rp

地点：中关村软件园，汉王大厦。982到软件园东站，那条路叫啥路我忘记了，反正是软件园东门那条路，就在路边西侧，可以看到一座不高但是很宽的建筑，上写汉王科技。坐城铁的话西二旗比较近。

今天考试的有软件工程师和算法部门的，算法的比较多，来者签到，不查证件。
允许霸王笔，说了没投简历没接电话的同学可以来考试，在签到表上自己写个名字就是了，交试卷的时候把简历也交上

考前有个小小的宣讲，主持人是一个男青年，上次在清华科技园摆摊收简历的就是他介绍了应聘的四个方面
一、收简历->筛简历->笔试->三天内通知面试->一面（相应部门经理和技术骨干）->二面（终面，高层领导）
二、汉王介绍，放了一段宣传片，介绍产品
三、工资，数额说要保密，没告诉我们，公司给上五险一金，是基本工资的18.7%
四、户口，说只要是211重点大学的硕士，目前还没有解决不了户口的。还说他们
公司现在有500多人，大都是硕士。在燕郊有一个工厂。

然后就是笔试了。软件工程师1个小时，算法1.5小时。
比较ft的是1个小时过去了，我匆匆忙忙连涂带抹把题目做完了
那个主持人说，现在大家只有3个人交卷，所以看情况再收吧，意思就是延长一会儿我一气之下也交卷了……早知道会延长就在草稿纸上先写清楚再抄了
也不会把试卷上涂改的乱七八糟，我就怕时间不够……
我笔的是软件。考的全都是c/c++，凭记忆写一下题目，有记错的不负责……
并写一下我的部分答案，编函数的就不写了，自己也记不清了。
1、下列语句有错误么？请指出
(变量名可能记不太清了，反正我记得有个重复定义的，不知道算不算错)
char sizbuf[250]
sizBuf="This is a book";
char *psz；
psz="This is a book";
char sizBuf[]={"This is a book"}

这个大家自己测一下吧，我也要跑一下才确定
2、const的作用是什么？
我写了三条
第一变量名前加const保证变量不被修改
第二函数名前加const保证对参数只读
第三参数列表里的参数前加const保证它在函数体内只读

3、为什么c++程序在调用c编译器编译的函数时候要写extern "C"？
这个不会，瞎写一通

4、用#define预处理定义一个常数，表示一年有多少秒（假设一年365天）
我不知道怎么回答好，写了三个
#define (60*60*24*365)
#define 31536000

#define 3.1536E7

5、分别写出bool，float和指针变量和零值比较的if语句
（似曾相识哦）
bool a1; if (!a1) ...; 或 if(a1==false) ...;
float a2;
if (-0.00001f

8、a[1000]中存贮的0~1000，写一个函数，逢3就删，到头再从0开始，直到剩两个求最后一个被删的是谁。举例0~7这7个数
0-1-2(d)-3-4-5(d)-6-7-0(d)-1-3-......
（这个题目我写上说题目错了，0~7是8个数不是7个数，存储0~1000应该是a[1001]
在我的程序里也是用的a[1001]）

9、写一个函数建立一个链表，有10个结点，每个结点有一个整数型数据。

笔试汉王软件开发工程师（四）

我是2007年10月23日上午9:40在汉王大厦116会议室笔试的，据说是汉王的第一批笔试。
当天同一会议室笔试的有三个职位，其中 软件开发工程师 和 模式识别算法工程师 我都投了，工作人员说我只能选择一份题更倾向的职位的题目，而且算法工程师的题要比软件开发的难。为了求稳，我选择了软件开发工程师。考试时间2个小时。
先是两张应聘表格，填好后正式的题目有3页。
最开始是编程填空题，就是代码中有几行扣掉，让你填，都是简单的算法。
之后有几个小的编程题，简单算法和数据结构。
倒数第二道是编程题，题目如下：

A
| \
B F
| 　 \
C — D — E
A-F是1-6的不重复的数字，要求列出所有使得三条边的和相等的可能。
最后一道题也是编程有两组有序链表，要求将他们合并为一个有序链表。

由于题目很简单，我一个小时就做完了，于是管工作人员又要了算法工程师的题目，打算两个都做。很欣慰工作人员很爽快就同意了。
算法工程师的题果然要比软件开发的难，其实涉及面都差不多，都是算法和数据结构，并没有什么模式识别的东西，但是难度要明显大一个级别。
第一题是问：1000!后面有几个零。答案如下：
将 1*2*3*4*……*999*1000 分解因子，得到 1*2*3*(2*2)*5*(2*3)*7*(2*2*2)*(3*3)*(2*5)*……
由于这些因子中，只有2和5的组合可以得到一个末尾0，因此只需要知道一共有多少个2和5即可。而每一个偶数都可以分解出一个2，而只有尾数为0或5的数才可以分解出5，所以因子中2的个数比5多，所以我们只求5的个数就行了。
整除5的数：5，10，15，……985，990，995，1000。（1000－5）/5＋1＝200个

整除25的数：25，50，75……950，975，1000。（1000－25）/25＋1＝40个
整除125的数：125，250，……875，1000。（1000－125）/125＋1＝8个
整除625的数：625。1个
注：625被算了4次，并不重复，因为 625＝5×5×5×5，可以分解出4个5。
所以最终结果为：200＋40＋8＋1＝249 个。
第二道题是智力题：有4堆糖果A、B、C、D，你和对手分别从里面取糖，要求每次只能在同一堆中取，最后一次取完的为胜者，问如何让自己胜利。
提示：自己取后保证A与B、C与D数目相同。
之后几道题是链表的插入、排序，有的没有说明用链表，但是由于题目中说数据数量为100000级，所以推荐采用链表。
倒数第二题是要求对100000个学生的成绩排序，推荐链表桶排序。
最后一题是车牌定位，问怎样能使图像更清晰，如何定位车牌。答题思路分别是 直方图均衡 和 水平一阶差分垂直灰度累加。
软件工程师笔试题（C/C++）
2008-03-25 18:19
预处理器（Preprocessor）
1. 用预处理指令#define 声明一个常数，用以表明1年中有多少秒（忽略闰年问题）

#define SECONDS_PER_YEAR (60 * 60 * 24 * 365)UL
我在这想看到几件事情：
1). #define 语法的基本知识（例如：不能以分号结束，括号的使用，等等）
2). 懂得预处理器将为你计算常数表达式的值，因此，直接写出你是如何计算一年中有多少秒而不是计算出实际的值，是更清晰而没有代价的。
3). 意识到这个表达式将使一个16位机的整型数溢出-因此要用到长整型符号L,告诉编译器这个常数是的长整型数。
4). 如果你在你的表达式中用到UL（表示无符号长整型），那么你有了一个好的起点。记住，第一印象很重要。

2. 写一个"标准"宏MIN，这个宏输入两个参数并返回较小的一个。

#define MIN(A,B) ((A) <= (B) (A) : (B))
这个测试是为下面的目的而设的：
1). 标识#define在宏中应用的基本知识。这是很重要的，因为直到嵌入(inline)操作符变为标准C的一部分，宏是方便产生嵌入代码的唯一方法，对于嵌入式系统来说，为了能达到要求的性能，嵌入代码经常是必须的方法。
2). 三重条件操作符的知识。这个操作符存在C语言中的原因是它使得编译器能产生比if-then-else更优化的代码，了解这个用法是很重要的。
3). 懂得在宏中小心地把参数用括号括起来
4). 我也用这个问题开始讨论宏的副作用，例如：当你写下面的代码时会发生什么事？
least = MIN(*p++, b);

3. 预处理器标识#error的目的是什么？

如果你不知道答案，请看参考文献1。这问题对区分一个正常的伙计和一个书呆子是很有用的。只有书呆子才会读C语言课本的附录去找出象这种
问题的答案。当然如果你不是在找一个书呆子，那么应试者最好希望自己不要知道答案。

死循环（Infinite loops）

4. 嵌入式系统中经常要用到无限循环，你怎么样用C编写死循环呢？

这个问题用几个解决方案。我首选的方案是：
while(1) { }
一些程序员更喜欢如下方案：
for(;;) { }
这个实现方式让我为难，因为这个语法没有确切表达到底怎么回事。如果一个应试者给出这个作为方案，我将用这个作为一个机会去探究他们这样做的
基本原理。如果他们的基本答案是："我被教着这样做，但从没有想到过为什么。"这会给我留下一个坏印象。
第三个方案是用 goto
Loop:
...
goto Loop;
应试者如给出上面的方案，这说明或者他是一个汇编语言程序员（这也许是好事）或者他是一个想进入新领域的BASIC/FORTRAN程序员。

数据声明（Data declarations）

5. 用变量a给出下面的定义
a) 一个整型数（An integer）
b) 一个指向整型数的指针（A pointer to an integer）
c) 一个指向指针的的指针，它指向的指针是指向一个整型数（A pointer to a pointer to an integer）
d) 一个有10个整型数的数组（An array of 10 integers）
e) 一个有10个指针的数组，该指针是指向一个整型数的（An array of 10 pointers to integers）
f) 一个指向有10个整型数数组的指针（A pointer to an array of 10 integers）
g) 一个指向函数的指针，该函数有一个整型参数并返回一个整型数（A pointer to a function that takes an integer as an argument and returns an integer）
h) 一个有10个指针的数组，该指针指向一个函数，该函数有一个整型参数并返回一个整型数（ An array of ten pointers to functions that take an integer argument and return an integer ）

答案是：
a) int a; // An integer
b) int *a; // A pointer to an integer
c) int **a; // A pointer to a pointer to an integer
d) int a[10]; // An array of 10 inte