异步二进制加法计数器专题名师优质课获奖市赛课一等奖课件.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,本幻灯片资料仅供参考，不能作为科学依据，如有不当之处，请参考专业资料。,第6章 存放器与计数器,第1页,1,6.1 存放器与移位存放器,主要内容：,触发器组成存放器,集成存放器74,LS374/,74,HC374/,74,HCT374,移位存放器五种输入输出方式,触发器组成移位存放器,4位集成移位存放器74,LS194,移位存放器应用举例,第2页,2,6.1.1 存放器,在数字电路中，用来存放二进制数据或代码电路称为,存放器,。,上述存放器存放时间？,1,0,1,0,1,0,1,0,第3页,3,集成存放器74,LS175,第4页,4,课外查资料：,了解集成存放器,74LS373,与74,LS374,。,74,LS175,真值表,第5页,5,6.1.2 移位存放器,移位存放器5种输入输出方式：,（,a,）,串行输入,/,右移,/,串行输出,（,b）,串行输入/左移/串行输出,第6页,6,（,c,）,并行输入,/,串行输出,（,d,）,串行输入,/,并行输出,第7页,7,（,e,）,并行输入,/,并行输出,第8页,8,第9页,9,1.,串行输入/,串行输出/并行输出,移位存放器,：,下列图所表示为边缘,D,触发器组成4位串行输入/串行输出移位存放器,。,串行输入,1010,第10页,10,（,a,）存放器清零,0,0,0,0,0,0,0,第11页,11,（,c）,第2个,CP,脉冲之后,（,d）,第3个,CP,脉冲之后,0,0,0,0,第12页,12,（,e）,第4个,CP,脉冲之后,1010,第13页,13,例6-1,对于图6-4所表示移位存放器，画出下列图所表示输入数据和时钟脉冲波形情况下各触发器输出端波形。设存放器初始状态全为0。,第14页,14,2.,集成电路移位存放器,惯用集成电路移位存放器为,74,LS194,，,其逻辑符号和引脚图如图所表示。,第15页,15,第16页,16,例,6-2,利用两片集成移位存放器74,LS194,扩展成一个8位移位存放器。,第17页,17,例6-3,由集成移位存放器74,LS194,和非门组成脉冲分配器电路如图,所表示，试画出在,CP,脉冲作用下,移位存放器,各输出端波形。,第18页,18,6.2,异步,N,进制计数器,主要内容：,异步,n,位二进制加、减计数器电路,异步,n,位二进制计数器电路组成方法,异步,3,进制加计数器电路,异步,6,进制加计数器电路,异步非二进制计数器电路组成方法,第19页,19,能够对输入脉冲个数进行计数电路称为,计数器,。,普通将,待计数,脉冲作为,CP,脉冲,。,电路结构,：,触发器门电路。,N,个触发器可表示,N,位二进制数,。,第20页,20,计数器,二进制计数器,十进制计数器,N,进制计数器加法计数器,同时计数器,异步计数器,减法计数器,可逆计数器,加法计数器,减法计数器,可逆计数器,二进制计数器,十进制计数器,N,进制计数器,第21页,21,6.2.1,异步,n,位二进制计数器,1.,异步,2,位二进制加计数器,第22页,22,工作原理分析,第23页,23,异步,2,位二进制减计数器,第24页,24,2.,异步,n,位二进制计数器,其组成含有一定规律：,(a),异步,n,位二进制计数器由,n,个触发器组成，每个触发器均接成,T,触发器,。,(b),各个触发器之间采取,级联方式,，其连接形式由,计数方式,（加或减）和触发器,边缘触发方式,（上升沿或下降沿）共同决定。,例子,第25页,25,6.2.2,异步非二进制计数器,1.,异步,3,进制加计数器,异步,3,进制加计数器,以异步,2,位二进制加计数器为基础组成。,要实现这一点，必须使用,带异步清零端,触发器。,计数脉冲,Q,1,Q,0,0,0,0,1,0,1,2,1,0,3,1,1,4,（再循环）,0,0,计数脉冲,Q,1,Q,0,0,0,0,1,0,1,2,1,0,3,（再循环）,0,0,第26页,26,异步,3,进制加计数器电路以下,计数到,11,瞬间就清零,1,1,0,第27页,27,异步,3,进制加计数器输出波形：,第28页,28,2.,异步非,二,进制计数器,组成方式与上述,3,进制计数器一样，即采取“,反馈清零,”法。,如：异步,6,进制加计数器电路可在,3,位,2,进制加计数器电路基础上实现。,第29页,29,异步,6,进制加计数器电路,计数到,110,瞬间就清零,1,1,0,0,第30页,30,6.3,同时,N,进制计数器,主要内容：,同时,2,位二进制加、减计数器电路,同时,3,位二进制加、减计数器电路,同时,n,位二进制计数器电路组成方式,同时,5,进制加计数器电路,同时,10,进制加法计数器电路,第31页,31,6.3.1,同时,n,位二进制,计数器,1.,同时,2,位二进制计数器,第32页,32,工作原理分析,第33页,33,2.,同时,3,位二进制计数器,第34页,34,第35页,35,3.,同时,n,位二进制计数器,计数器组成含有一定规律，可归纳以下：,（,a,）同时,n,位二进制计数器由,n,个,JK,触发器组成；,（,b,）各个触发器之间采取,级联方式,，第一个触发器输入信号,J,0,K,0,1,，其它触发器输入信号由计数方式决定。,第36页,36,假如是加计数器则为,：,假如是减计数器则为：,第37页,37,6.3.2,同时非,二,进制计数器,同时非,2,n,进制计数器电路组成没有规律可循，,可采取,“观察”法,，其详细组成过程见书,p158,第38页,38,1.,同时5进制加法计数器,第39页,39,2.,同时,10,进制加计数器电路,第40页,40,6.4,集成,计数器,主要内容：,同时二进制加计数器,74LS161,逻辑功效,同时十进制加,/,减计数器,74LS192,逻辑功效,异步二进制加法计数器,74LS93,逻辑功效,异步十进制加法计数器,74LS90,逻辑功效,采取,74LS161,组成小于,16,任意进制加计数器,采取,74LS90,组成小于,10,任意进制加计数器,采取两片,74LS161,组成小于,256,任意进制加法计数器,采取两片,74LS90,组成小于,100,任意进制加法计数器,第41页,41,6.4.1,集成同时二进制计数器,其产品多以四位二进制即十六进制为主，下面以经典产品,74LS161,为例讨论。,第42页,42,异步清零。当,CLR=0,时，不论其它输入信号状态怎样，计数器输出将马上被置零。,第43页,43,同时置数。当,CLR=1（,清零无效）、,LD=0,时，假如有一个时钟脉冲上升沿到来，则计数器输出端数据,Q,3,Q,0,等于计数器预置端数据,D,3,D,0,。,第44页,44,数据保持。当,CLR=1,、,LD=1,，,且,ETEP=0,时，不论有没有时钟脉冲，计数器状态将保持不变。,第45页,45,加法计数。当,CLR=1、LD=1（,置数无效）且,ET=EP=1,时，每来一个时钟脉冲上升沿，计数器按照4位二进制码进行加法计数，计数改变范围为00001111。该功效为它最主要功效。,进位信号,RCO=ET,Q,3,Q,2,Q,1,Q,0,。,第46页,46,例,6-4,用74,LS161,组成十二进制加法计数器。,解：,（1）反馈清零法,第47页,47,过渡状态,1100,产生清零信号,第48页,48,（2）反馈置数法（假设置数,0001,）,第49页,49,0 0 0 1,第50页,50,减计数,H,H,L,加计数,H,H,L,D,C,B,A,D,C,B,A,L,L,L,L,L,L,H,Q,D,Q,C,Q,B,Q,A,D,C,B,A,CP,D,CP,U,LD,R,D,输 出,预置数据输入,时钟,预置,清零,异步清零：,异步预置数：,课外：,双时钟4位二进制同时可逆计数器 74,LS193,同时加计数：,同时减计数：,R,D,=1,R,D,=0,LD=0,R,D,=0,LD=1,CP,D,=1,R,D,=0,LD=1,CP,U,=1,第51页,51,6.4.2,集成同时非二进制计数器,其产品多以,BCD,码为主，下面以经典产品,74LS192,为例讨论。,第52页,52,第53页,53,74,LS192,含有以下功效：,(1),CLR=1,时,异步清零,，它为高电平有效。,(2),CLR=0（,异步清零无效）、,LD=0,时,异步置数,。,(3),CLR=0，LD=1（,异步置数无效）且减法时钟,CPD=1,时，则在加法时钟,CPU,上升沿作用下，计数器按照8421,BCD,码进行,递增计数,：00001001。,(4),CLR=0，LD=1,且加法时钟,CP,U,1,时，则在减法时钟,CP,D,上升沿作用下，按照8421,BCD,码进行,递减计数,：10010000。,(5),CLR=0，LD=1，,且,CP,U,1，CP,D,=1,时，计数器输出状态,保持不变,。,第54页,54,例6-5,利用反馈置数法，用74,LS192,组成七进制加法计数器。（要求采取预置数据输入：0010。）,解,：,74,LS192,在加计数模式下状态转换图,如,图,所表示，,第55页,55,第56页,56,6.4.3,集成异步二进制计数器,集成异步二进制计数器在基本异步计数器基础上增加了一些辅助电路，以扩展其功效。经典产品是,74LS93,。,第57页,57,（1）触发器,A,为独立1位二进制计数器；,（2）触发器,B、C、D,三级为独立3位二进制计数器（,即八进制,）；,（,3）将二者,级联,可组成4位二进制计数器（即十六进制）；,第58页,58,(4)计数器为异步清零，,R,0,(1)、R,0,(2),是清零输入端，且高电平有效。,所以，74,LS93,实际上是一个,二八十六进制,异步加法计数器，采取反馈清零法可组成小于十六任意进制异步加法计数器。,第59页,59,第60页,60,例6-6,74,LS93,内部电路如图所表示，采取下面两种不一样级联方式所组成计数器有何不一样？,（1）计数脉冲从,CP,A,输入，,Q,A,连接到,CP,B,；,（2）,计数脉冲从,CP,B,输入，,Q,D,连接到,CP,A,；,第61页,61,解：,上述两种级联方式所组成计数器都是,4位二进制计数器或十六进制计数器。但计数器输出状态高、低位组成方式不一样：,对于级联方式（1）,，二进制计数器为低位，八进制计数器为高位，其输出状态为,Q,D,Q,C,Q,B,Q,A,；,对于级联方式（2）,，八进制计数器为低位，二进制计数器为高位，其输出状态为,Q,A,Q,D,Q,C,Q,B,；,第62页,62,6.4.4,集成异步非二进制计数器,其经典产品是,74LS90,（或,74LS290,，二者逻辑功效相同，但引脚图不一样），它内部电路及引脚图如图所表示。,第63页,63,第64页,64,从图中能够看出：,（1）触发器,A,为独立1位二进制计数器。,（2）触发器,B、C、D,三级为独立3位五进制计数器，其计数状态范围为000100。,第65页,65,（,3,）将二进制和五进制计数器级联可组成十进制计数器：,假如将,Q,A,与,CP,B,相连,，,CP,A,作为计数脉冲输入端，如图（,a）,所表示，则计数器输出端,Q,D,Q,C,Q,B,Q,A,为8421,BCD,码十进制计数器。,第66页,66,工作原理分析,第67页,67,假如将,Q,D,与,CP,A,相连,CP,B,作计数脉冲输入端，如图（,b）,所表示，则输出端,Q,A,Q,D,Q,C,Q,B,为5421,BCD,码十进制计数器。,第68页,68,工作原理分析,第69页,69,74,LS90,含有以下功效：（1）,异步清零,。（2）,异步置9。,（3）,正常计数,。（4）,保持不变,。,第70页,70,例6-,7,分别采取反馈清零法和反馈置9法，用74,LS90,组成8421,BCD,码8进制加法计数器。,解：（1）,采取反馈清零法。,第71页,71,（2）,采取反馈置9法。,首先连接成,8421,BCD,码十进制计数器，然后在此基础上,采取反馈置9法。,8,进制加法计数器计数状态为1001、00000110，其状态转换图如图（,a）,所表示。,第72页,72,第73页,73,练习:下列图是几进制计数器?,答:8进制,Q,D,Q,C,Q,B,Q,A,S,9,(1),S,9,(2),R,0,(1),R,0,(2),CP,B,CP,A,CP,74,LS90,1000为过渡状态，故输出端状态改变范围:,00000111,第74页,74,练习:下列图是几进制计数器?,答:7进制,Q,D,Q,C,Q,B,Q,A,S,9,(1),S,9,(2),R,0,(1),R,0,(2),CP,B,CP,A,CP,74,LS90,&,第75页,75,练习：,用一片74,LS90,设计九进制计数器,Q,D,Q,C,Q,B,Q,A,S,9,(1),S,9,(2),R,0,(1),R,0,(2),CP,B,CP,A,CP,74,LS90,第76页,76,6.4.5,集成计数器扩展,将两片计数器（分别为模,n,和模,m,）相,串接,，可扩展为,N=nm,计数器。在此基础上再利用前面介绍反馈清零或反馈置数方法，可组成,小于,N=nm,任意进制,计数器。,例,6-8,用两片,74LS161,组成,256,进制,加法计数器,。,解：,74LS161,有专门进位信号,RCO,，每片接成十六进制，两片之间串接方式有两种：,第77页,77,两片之间串接方式,第78页,78,注意：,假如直接将低位片进位信号,RCO,作为高位片时钟脉冲，则当第,15,个计数脉冲到来后，低位片输出状态将变成,1111,，使其,RCO,由,0,变为,1,，高位片就开始计数一次。,这时，即使仍是,256,进制计数器，但计数状态次序发生了改变,。下面时序波形图清楚地说明了这一点。,第79页,79,例,6-9,用两片,74LS161,组成,204,进制加法计数器。,解：首先将两片,74LS161,串接组成,256,进制加法计数器，然后在此基础上采取“整体反馈清零”或“整体反馈置数”方法组成小于,256,任意进制加法计数器。,第80页,80,图,6-45,例,6-9,：,60,进制加法计数器,第81页,81,例,6-10,用两片74LS90,组成,8421BCD,码,60,进制加法计数器。,解：首先将每片,74LS90,连接成,8421BCD,码,10,进制计数器，然后将低位片进位信号,Q,D,送给高位片,CP,A,，从而串接成,100,进制计数器。,在此基础上，采取“整体反馈清零”或“整体反馈置数”方法组成小于,100,任意进制计数器。,第82页,82,Q,D,Q,C,Q,B,Q,A,S,9,(1),S,9,(2),R,0,(1),R,0,(2),CP,B,CP,A,CP,74LS90,Q,D,Q,C,Q,B,Q,A,S,9,(1),S,9,(2),R,0,(1),R,0,(2),CP,B,CP,A,CP,74LS90,用,2,片,74LS90,组成,100,进制计数器,100,进制计数器,计数范围,:0099,。,十位,个位,利用,100,进制计数器可组成小于,100,任意进制计数器。,第83页,83,第84页,84,第85页,85,例,用2片74,LS90,组成24进制计数器,Q,D,Q,C,Q,B,Q,A,S,9,(1),S,9,(2),R,0,(1),R,0,(2),CP,B,CP,A,74,LS90,Q,D,Q,C,Q,B,Q,A,S,9,(1),S,9,(2),R,0,(1),R,0,(2),CP,B,CP,A,74,LS90,CP,计数范围为 0023,R,0,（1）、R,0,（2）,同时为1，输出 清0,先接成100进制计数器,它进位信号？,第86页,86,6.4.6,集成计数器应用举例,下面以数字钟为例，说明计数器在实际工作和生活中应用。,第87页,87,