电磁兼容-第九章资料说课讲解.ppt

电磁兼容-第九章资料,第一节 静电的产生,相互接触的材料分离就会产生静电，产生静电的材料可以是固体、液体甚至是液体。,将两个绝缘体接触时，有一部分电荷（电子）从其中一个物体上传到另一个物体上。这时，如果将两个物体分离，由于电荷不能在绝缘体上自由移动，所以不能返回到原来的物体上。因此，最初两个呈现中性的物体现在变成了带电体，其中一个带正电，另一个带负电。,这种产生静电的方法就称为摩擦起电,有一些材料容易吸收电子，而另一些材料容易释放电子。容易释放电子的材料带正电，容易吸收电子的材料带负电。下面是以释放电子难易度为顺序的摩擦静电序列表。,1、空气,7、尼龙,13、纸,19、聚酯薄膜,2、人皮肤,8羊毛,14、棉花,20、环氧玻璃,3、石棉,9、毛皮,15、木材,21、镍、铜,4、玻璃,10、铅,16、钢,22、黄铜、银,5、云母,11、丝绸,17、封蜡,23、金、铂,6、人头发,12、铝,18、硬橡胶,24、聚苯乙烯塑料,摩擦静电序列材料位置之间的距离并不一定代表摩擦起电所产生的电荷的多少。产生电荷的数量不仅仅与静电序列中材料的位置相关，而且还和材料表面的清洁度、接触压力、摩擦数量、接触面积、表面光滑度及分离速度有关。,两块相同的材料在接触后分离也能产生电荷。一个明显的例子就是塑料袋，分离是也可以感觉到静电的存在。,电荷、电压和电容的关系为：,两种材料分离后，电荷不平衡的状态保持不变即电量,Q,不变。如果材料相互之间非常接近，则形成的电容很大，所以电压就很低。随着材料之间距离增大，电容减小电压就不断增大。,例如：如果电容等于,75pF,，电量为,3uC,，则电压等于,10,，,000V,绝缘体和导体之间分离也会产生摩擦起电。物体之间紧密接触是产生静电荷的重要条件，摩擦只是趋向与使更大的物体表面产生良好的接触，增大电荷的迁移。,物体分离的速度越快，留给电荷返回物体的时间就越短，这样也使物体上存储的电荷量与电压增大。,在家庭和工作环境中，普通材料不大可能产生,10KV-20KV,的静电电压，不同条件下能产生的最大静电电压如下表：,静电产生方法,静电电压（,V）,相对湿度,10%-20%,相对湿度,65%-90%,在地毯上行走,35,000,1,500,在乙烯基地板上行走,1,2000,250,工人在长椅上移动,6,000,100,打开乙烯基包装袋,7,000,600,捡起普通聚乙烯塑料袋,20,000,1,200,坐在聚氨酯塑料坐垫的椅子上,18,000,1,500,静电是一种发生在材料表面的现象，电荷独自在材料表面存在，而不是在材料内部。绝缘体上的电荷只能保持在产生它的区域，并不会分布在材料的整个表面上。,因此，绝缘体接地并不能减少电荷,静电放电的产生通常有三个过程：,1,、一个绝缘物体上产生了电荷,2,、这些产生的电荷通过接触或感应迁移到一个导体上,3,、带电的导体靠近金属物体，这个金属物体一般是接地的，然后便产生放电,感应带电,如果一个带电体靠近一个中性的导体，那么静电场会使中性导体上处于平衡状态的电荷分离。,若将导体暂时接地（例如接地的人或其它的物体很快接触导体），那么中性导体上距离带电体最远表面上的电荷将通过这个连接向大地泄放电荷。这样尽管并没用与带电体接触，原来不带电的导体现在已经带电,第二节 人体静电模型（,HBM,）,一个物体上所积累的电荷存储在物体的电容中。通常我们认为只有两个平板之间才会有电容，其实所有物体都有自己的自由空间电容。只是第二个平板无穷大而已（地球）。,这个电容是物体的最小电容，即使是不规则形状物体，它的自由空间电容主要还是自己表面积的函数。所以可用简单的几何球体表示自由空间的电容。,电荷的存储,两个同心球体之间的电容可表示为：,自由空间中，外球体半径无穷大（地球）,C=111r pF,一个人的表面积近似等于,1m,的球体的表面积，可以计算得出人体的电容大约为,50pF,人体静电模型,(HBM),除了自由空间的,50pF,电容外，人体电容主要还包括脚底与地面之间的电容。典型的人体电容为,100pF,。如果人体接近周围的某些物体，还会增加,50100pF,。,所以,人体电容等于人体自由空间电容与平板电容之和，大小在,50-250pF,之间变化。,电荷存储在人体电容之中，并通过一个等效的人体电阻产生放电，同时电感对确定放电电流的上升沿时间有决定作用。,人体的电阻大小在,500-1000,之间变化，并于人体产生放电的位置有关。如果放电发生在手指尖，人体电阻大约为,10,000,；若手持金属物（如钥匙）放电，人体电阻大约为,500,；但若放电发生在较大的金属体上，如椅子或购物车，人体电阻就可以减小到,50,.,人体静电模型,(HBM),电路能够模拟人体放电，可用于静电测试，模拟多次放电的人体静电模型：,人体静电放电波形,影响,ESD放电能量参数,：峰值电流、上升时间变率,IE,C 61000-4-2电流波形上升时间0.7ns,频宽可达到300MH以上,2:IEC 61000-4-2,放电电流上升时间,放电测试电压,(kV),IEC 61000-4-2,峰值放电电流,(A),上升时间,tr(ns),2,7.5,0.7-1,4,12,0.7-1,6,25,0.7-1,8,30,0.7-1,Contact discharge,Air discharge,Level,Voltage kV,Level,Voltage kV,1,2,1,2,2,4,2,4,3,6,3,8,4,8,4,15,X,Special,X,Special,注,(1):X,保留对产品各别指定的测试规格,.,(2):,测试环境相对湿度须保持,30%,60%;15,35,(3):,样品至少须打,200,次以上的放电,.,3:IEC 61000-4-2,测试电压与环境条件,静电放电对电子产品的危害,(1),硬件失效,(Hard failure),ESD,电弧电压,(Spark voltage),窜入半导体内部使绝缘部位损坏,.,如在,P-N,接合点短路或开路,内部绝缘的氧化层贯穿,(punch-through)-,金属氧化处理部位产生熔蚀,(melting),等,这都是属于永久性失效。,(2),潜在性失效,(Latent failure),当,ESD,发生时系统虽暂时受到影响,仍然可继续动作,但功能会随时间逐渐变差,隔数日或数周后系统出现异常,最后成为硬件失效。,(3),场强感应失效,(Field induction failure),ESD,的高压放电火花跟电流会产生电场辐射效应,这种宽带的辐射,经常使临近的电路受干扰而失常,如,Latch-Up,或暂时性程序错乱,及数据流失等,严重时更会损伤硬件成为永久行硬件失效。,第三节 静电放电的防护,E,SD,预防,ESD软件,E,SD硬件,FPGA,CPLD,Register,RAM,地址存储器,开关矩阵,寄存器,结构,提升定位距离,复位电路,I/O位置（端口）,完整大地 与屏蔽,电源,并静电抑制器,电源线并抑制器,电路设计,PCB Layout,原理图设计,把端口的地与金属壳连接而加大,ESD,的泄放空间,结构,1,结构,2,螺丝钉要避免伸入机构内成为天线,（方法截断，换小螺丝，,塑料螺丝）,结构,3,把端口的地与金属壳相连接而加大,ESD,的泄放空间,(左)ESD从隙缝窜进内部对PCB的IC放电,(右)机壳内加一道辅助接地保护电路板,结构,4,塑壳内层喷导电漆 屏蔽,高速线（如电源线，排线等）尽量远离金属位置（地），把电源线与地隔离开,结构,5,静电防护,电路设计,1,、,ESD,电流直接流经敏感电路组件的接脚，造成永久性损坏,:,(,如键盘,或,I/O,界面的连接器,),直接带入,ESD,突波电流损害电路。,防护这种直接伤害的方法：,并联一颗静电抑制器,串联一颗电阻或并联电容在这些电路上就可以限制流经,IC,的,ESD,电流,静电防护,电路设计,2,ESD,电流 流经地回路造成复位，重启损坏,:,假设接地线为低阻抗,经,ESD,脉冲电流通过，,IC,接地的阻抗 容易产生（地电位）跳动,(Ground Bounce),，,这种地 的电位弹跳会使,IC,重置或锁定,IC,如被锁定时 非常容易被供应的电源摧毁。,防护这种地电位跳动的方法：,电源并联一颗静电抑制器，串联一颗电阻或并联电容在这些电路上就可以限制流经,IC,的,ESD,电流。,Layout,扩大地层的完整性，地的屏蔽性,地层的吸收性,静电防护,电路设计,3.,电磁场间接耦合,例：如垂直板与水平板之放电，使电路造成重置，,对于高阻抗组件曾经有损坏。,这种失效模式与,PCB,环路面积机构屏蔽好坏而定。,防护这种电磁场间接耦合的方法：,可以从机体的结构屏蔽和,PCB,设计布线着手。,Layout,扩大地层的完整性,地的屏蔽性,地层的吸收性,.,静电防护,电路设计,静电防护,电路设计,PCB上用箝制电路或突波吸收ESD静电抑制器抑制 瞬间高压,静电防护,电路设计,PCB,布局架构对突波,I/O,端抑制电路,静电防护,电路设计,低通,ESD滤波及突波ESD吸收器方式疏导ESD能量,静电防护,电路设计,I/O控制信号加ESD静电抑制器保护,静电防护,电路设计,（,RESET）,复位电路设计,静电防护,电路设计,静电防护,电路设计,静电防护,电路设计,静电防护,电路设计,PCB上用IR（遥控）电路或突波吸收ESD静电抑制器抑制 瞬间高压,静电防护,电路设计,1层4层,1,。,加大地的泄放面积,保持地的完整：,1.,平整地：铺铜均匀，保持地的电阻值不变，互相之间水平状态（地平面平稳）,2,。,环绕地,数据线用地包围,3,。,地孔越多越好，并使每层地紧密连合一起,PCB,L,ayout,防护设计,静电防护,电路设计,环绕地 地孔越多越好，并使每层地紧密连合一起,静电防护,电路设计,静电防护,电路设计,PCB,L,ayout,防护设计,接地,不仅涉及产品或系统的电气安全，而且关联着电磁兼容和其测量技术。良好的接地可以保护设备或系统的正常操作以及人身安全，可以消除各种电磁干扰和雷击，,ESD等。所以接地设计是非常重要的，但也是难度较大的课题。,地线的种类很多，有逻辑地、信号地、屏蔽地、保护地、数字信号地、模拟信号地、接机壳体的地、地线的布置、还要注意接地线在各种不同频率下的阻抗等，接地的方式也可分单点接地、多点接地、混合接地和悬浮地等。理想的接地面应为零电位，各接地点之间无电位差。但实际上，任何“地”或接地线都有电阻。,当有电流通过时，就会产生压降，使地线上的电位不为零，两个接地点之间就会存在地电压。当电路多点接地，并有高速信号层,(信号线)通过时，就将构成地环路干扰电压。因此，接地技术十分讲究，如信号接地与电源接地要分开，复杂电路采用多点接地和公共地等。,静电防护,电路设计,1.低功率PCB,布线要点,:,提起,PCB,布线，许多工程技术人员都知道一个传统的经验：正面横向走线、反面纵向走线，横平竖直，既美观又短捷；还有个传统经验是：只要空间允许，走线越粗越好。可以明确地说，这些经验在注重,ESD的今天已淘汰,。,要使单片机系统有良好的,E,SD,性能，,PCB,设计十分关键。,一个具有良好,ESD性能的PCB，必须按高频电路来设计?这是反传统的。,PCB,L,ayout,防护设计,单片机系统,按高频电路来设计,PCB,的理由在于：尽管单片机系统大部分电路的工作频率并不高，但是,EMI,的频率是高的，,E,SD,测试的模拟干扰频率也是高的,8KV,。要有效抑制,EMI,，顺利通过,E,SD,测试，,PCB,的设计必须考虑高频电路的特点。,静电防护,电路设计,（,1,）要有良好的地线层。良好的地线层处处等电位，不会产生共模电阻偶合，也不会经地线形成,环流产生天线效应,；良好的地线层能使,静电放电,以最短的路径进入地线而消失。建立良好的地线层最好的方法是采用,多层板，,一层专门用作线地层；如果只能用双面板，应当尽量从正面走线，反面用作地线层，不得已才从反面过线。,（,2,）保持足够的距离。对于可能出现,ESD 耦合或幅射的两根线或两组或,要保持足够的距离，,如滤波器的输入与输出、光偶的输入与输出、交流电源线与弱信号线等。,（,3,）长线加低通滤波器。走线尽量短捷，不得已走的长线应当在合理的位置插入,C,、,ESD静电抑制器，,RC,或,LC,低通滤波器。,（,4,）除了地线，能用细线的不要用粗线。因为,PCB,上的每一根走线既是有用信号的载体，又是接收幅射干扰的干线，走线越长、越粗，天线效应越强。,2.高频电路设计的要点：,PCB,L,ayout,防护设计,静电防护,电路设计,Power ESD Layout技术:,无论是信息技术设备还是无线电电子、电气产品，都要有电源供电。,电源有外电源和内电源之分，电源是典型的也是危害严重的电磁干扰源。如电网的冲击，尖峰电压可高达千伏以上，会给设备或系统带来毁灭性的破坏。,另外，电源线是干扰信号侵入设备的主要途径。因此，电源系统，特别是开关电源的ESD设计，是产品设计的重要环节。其措施多种多样，诸如供电电缆直接从电网总闸引出，电网引出的交流经稳压、低通滤波、电源变压器绕组间的隔离、屏蔽以及浪涌抑制和过压过流保护，ESD静电抑制器等。,采用,多层板，,专门灌一层,Power 层。,PCB,L,ayout,防护设计,1.,Power PCB Layout ESD,要点,:,静电防护,电路设计,41,Power层,PCB,L,ayout,防护设计,静电防护,软件设计,ESD基本可编程逻辑单元,查找表（,LUT）,寄存器（,Register）,带同步,/,异步复位和置位,时钟使能的触发器锁存器）,软件刷新 纠正,受,ESD影响原因：驱动电路程序被ESD打乱 出现花屏，白屏，声音不正常。,解决方案：,改变软件,(驱动IC)刷新频率，寄存器刷新。,静电防护,软件设计,软件刷新 纠正,CPLD,基本可编程逻辑单元,ESD软件设计,FPGA,可编程输入,/输出单元,嵌入式块,RAM,丰富的布线资源,底层嵌入功能单元,内嵌专用硬核,可编程单元,基本逻辑单元,布线池；布线矩阵,JTAG,编程模块,全局时钟；全局使能,全局复位,/,置位单元,静电防护,软件设计,ESD基本可编程逻辑单元,查找表（,LUT）,寄存器（,Register）,带同步,/,异步复位和置位,时钟使能的触发器锁存器）,软件刷新 纠正,受,ESD影响原因：驱动电路程序被ESD打乱 出现花屏，白屏，声音不正常。,解决方案：,改变软件,(驱动IC)刷新频率，寄存器刷新。,本章小结,此课件下载可自行编辑修改，仅供参考！感谢您的支持，我们努力做得更好！谢谢,