数字电子技术-复习选择填空题汇总(精简).doc

一、 选择题：
1、在下列逻辑电路中，不是组合逻辑电路的是（　D　）
　A、译码器　　　　B、编码器　　　　C、全加器　　　D、寄存器
2、下列触发器中没有约束条件的是（　D　　）
　A、基本RS触发器　　　　　　　B、主从RS触发器
　C、同步RS触发器　　　　　　　D、边沿D触发器
3、555定时器不可以组成 D 。
A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK触发器
4、编码器（A　　）优先编码功能，因而（　C　）多个输入端同时为１。
　A、有　　　　　　B、无　　　　　　C、允许　　　　　D、不允许
5、（　D　）触发器可以构成移位寄存器。
　A、基本RS触发器　　　　　B、主从RS触发器
　C、同步RS触发器　　　　　D、边沿D触发器
6、某触发器的状态转换图如图所示，该触发器应是( C )
A. J-K触发器
B. R-S触发器
C. D触发器
D. T触发器

7、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ）
A.0101 B.0110 C. 0111 D. 1000
8、在图所示电路中，使的电路是------ A ）
A. B. C. D.

9、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ）
A. 单稳态触发器 B. 施密特触发器 C. D触发器 D. 多谐振荡器
10、多谐振荡器有------------------ C ）
A. 两个稳态 B. 一个稳态 C. 没有稳态 D. 不能确定
11、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-------（ D ）
A. 与门 B. 与非门 C. 或非门 D. 异或门

12、下列电路中属于时序逻辑电路的是------------------------------------------ B ）
A. 编码器 B. 计数器 C. 译码器 D. 数据选择器
13、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（ A ）
A. 延迟 B. 超前 C. 突变 D. 放大
14、电路和波形如下图，正确输出的波形是-----------------------------------------------（ A ）
A. B. C. D.

15．在何种输入情况下，“与非”运算的结果是逻辑0。 D
A．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1
16．存储8位二进制信息要 D 个触发器。
A.2 B.3 C.4 D.8
17．多谐振荡器可产生 B 。
A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波
18．在下列逻辑电路中，不是组合逻辑电路的是 A 。
A.译码器 B.编码器 C.全加器 D.寄存器
19．八路数据分配器，其地址输入端有 B 个。
A.2 B.3 C.4 D.8
20．8位移位寄存器，串行输入时经 D 个脉冲后，8位数码全部移入寄存器中。
A.1 B.2 C.4 D.8

21.下列关于异或运算的式子中，不正确的是（ B ）
A、AA=0 B、
C、A0=A D、A1=
22.下列门电路属于双极型的是（ A ）
A、OC门 B、PMOS
C、NMOS D、CMOS
23.N个触发器可以构成能寄存( B )位二进制数码的寄存器。
A.N-1 B.N C.N+1 D.2N
24.以下各电路中，( B )可以产生脉冲定时。
A. 多谐振荡器 B.单稳态触发器
C.施密特触发器 D.石英晶体多谐振荡器
25．8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出的值是（ C ）。
A．111 B. 010 C. 000 D. 101
26．十六路数据选择器的地址输入（选择控制）端有（ C ）个。
A．16 B.2 C.4 D.8
27. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ A）。
A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000
C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111
28.已知74LS138译码器的输入三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=011，则输出 Y7 ～Y0是( C ) 。
A 11111101 B. 10111111 C. 11110111 D. 11111111
29.随机存取存储器具有( A )功能。
A.读/写 B.无读/写 C.只读 D.只写
30.N个触发器可以构成最大计数长度（进制数）为( D )的计数器。
000
001
010
011
100
101
110
111
A.N B.2N C.N2 D.2N
31.某计数器的状态转换图如下，
其计数的容量为( B )
A． 八 B. 五
C. 四 D. 三
32. 有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为（ A ）。
A． 8.125V B.4V C. 6.25V D.9.375V
33．函数F=AB+BC，使F=1的输入ABC组合为(  D    )
A．ABC=000        B．ABC=010 C．ABC=101        D．ABC=110
( B )

35.以下电路中常用于总线应用的是（ A ）
A.TSL门 B.OC门 C. 漏极开路门 D.CMOS与非门
36．T触发器的功能是（ D ）
A． 翻转、置“0” B. 保持、置“1”
C. 置“1”、置“0” D. 翻转、保持
37.为了把串行输入的数据转换为并行输出的数据，可以使用（ B ）。
A．寄存器 B．移位寄存器 C．计数器 D．存储器
38. 存储8位二进制信息要多少个触发器（D ）
A.2 B.3 C.4 D.8
39．多谐振荡器可产生的波形是（ B ）

A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波
40．一个16选一的数据选择器，其地址输入（选择控制输入）端的个 数是（ C ）
A.1 B.2 C.4 D.16
41．N个触发器可以构成能寄存多少位二进制数码的寄存器？（ B ）
A.N-1 B.N C.N+1 D.2N
42．下列说法不正确的是（ C ）。
A．集电极开路的门称为OC门 B．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）
C．OC门输出端直接连接可以实现正逻辑的线或运算 D. 利用三态门电路可实现双向传输
43．以下错误的是（ B ）。
A．数字比较器可以比较数字大小 B．实现两个一位二进制数相加的电路叫全加器
C．实现两个一位二进制数和来自低位的进位相加的电路叫全加器 D．编码器可分为普通全加器和优先编码器
44．若用JK触发器来实现特性方程，则JK端的方程应为（ B ）
A.J=AB，K= B.J=AB，K=
C.J=，K=AB D.J=，K=AB
45．随机存取存储器RAM中的内容当电源断掉后又接通，则存储器中的内容将如何变换？（ C ）
A.全部改变 B.全部为1 C.不确定 D.保持不变

二、填空题：
1.数字电路按照是否有记忆功能通常可分为两类： 组合逻辑电路、 时序逻辑电路 。
2.三态门的三种状态是指___0____、___1___、____高阻___。
3.实现A/D转换的四个主要步骤是___采样___、___保持__、___量化__、___编码____。
4.半导体数码显示器的内部接法有两种形式：共 阳极 接法和共 阴极 接法。

5.已知L=A+C，则L的反函数为=_______。
6.基本RS触发器，若现态为1，S＝R＝０，则触发状态应为____1___。
7.数据选择器是一种 多个 输入 单个 输出的中等规模器件。
8.OC门能实现“ 线与 ”逻辑运算的电路连接，采用总线结构，分时传输数据时，应选用 三态门 。
9.时序逻辑电路在某一时刻的状态不仅取决于 这一时刻 的输入状态，还与电路 过去的 状态有关。
10.触发器按逻辑功能可以分为 RS 、D 、JK 、T 四种触发器。
11.双稳态触发器电路具有 两个稳态 ， 并能 触发翻转 的两大特性。
12.模数转换电路包括 采样 、 保持 、 量化 和编码 四个过程。
13.F=BCD+AC+AB+ABC=Σm(__7,10,11,12,13,14,15_______)。
14.F=AC+D的最小项表达式为_Σm (1,3,9,10,11,14,15)____________________。
15.一个基本RS触发器在正常工作时，它的约束条件是+=1，则它不允许输入= 0 且= 0 的信号。
16.55定时器的最后数码为555的是 TTL 产品，为7555的是CMOS 产品。
17.TTL与非门的多余输入端悬空时，相当于输入_____高____电平。
18数字电路按照是否有记忆功能通常可分为两类： 组合逻辑电路 、时序逻辑电路 。
19.对于共阳接法的发光二极管数码显示器，应采用 低 电平驱动的七段显示译码器。
20.逻辑函数F=+B+D的反函数= A（C+） 。
21.施密特触发器具有 回差 现象，又称 电压滞后 特性。
22.触发器有 2 个稳态，存储8位二进制信息要 8 个触发器。
23.三态门电路的输出有高电平、低电平和（高阻）3种状态。
24.TTL与非门多余的输入端应接（高电平或悬空）。
25.TTL集成JK触发器正常工作时，其和端应接（高）电平。
26.74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为（ 10111111 ）。
27.某计数器的输出波形如图1所示，该计数器是（ 5 ）进制计数器。

28．驱动共阳极七段数码管的译码器的输出电平为（ 低 ）有效。

27．数字电路按照是否具有记忆功能通常可分为两类： 组合逻辑电路 、 时序逻辑电路 。
29．5个变量可构成 32 个最小项，变量的每一种取值可使 1 个最小项的值为1。
5