一种高精度Delta-Sigma型A∕D转换器的多设计.pdf

西北工业大学硕士论文一种高精度Delta-Sigma型A/D转换器的设计摘要本论文主要基于“一种高精度脉冲输出的电能计量集成电路”项目中关于 Delta-Sigma模数转换器的设计部分，论文中在对Delta-Sigma模数转换器原理 进行深入理解的基础上，提出了一种高精度Delta-Sigma模数转换器的解决方 案，并运用于以上项目中取得很好的效果。论文首先详尽地介绍了 Delta-Sigma 模数转换器的基本原理及其应用，同时对Delta-Sigrna模数转换器的前沿和发展 方向进行了一定地研究与探讨，之后介绍了可以用在Delta-Sigma模数转换器设 计当中的几种特殊数字降频滤波器的原理与设计方法。在对原理有较深刻认识的 基础上，提出了实现18位精度的单环高阶Delta-Sigma模数转换器的解决方案，并叙述了整个方案的算法实现过程。最后，将此解决方案运用在以上项目中，并 对整个项目进行了简要地描述。关键词：Delta-Sigma模数转换器积分梳状滤波器过采样半带滤波器噪声整形电能计量IC设计西北工业大学项上论文一种高精度Dulta-Sigma型A/D转换器的设计AbstractThis paper is finished based upon a part of the project,which is the design of Delta-Sigma ADC in a high precision electrical meter chip.I introduce the basic theory of Delta-Sigma ADC in detail and bring forward a way to design 18 bits Delta-Sigma ADC which is successfully used in the project,at the fi rst time the paper introduce the the basic theory of Delta-Sigma ADC and two typical decimation FIR digital filters.Subsequently it discuss the new research about Delta-Sigma ADC technology.fintxlly it give detailed process of design a 18 bits single-loop Delta-Sigma ADC and give the whole project a concise introduce.Key Words:Delta-Sigma CIC half-band filter electrical meterADC Oversampling noise shaping ic design西北工业大学硕上论文一种离周度Deha-Sigma里A/D转换器的设计第一章绪论1.1本项目的背景和意义模数转换器是模拟与数字世界的接口，为了适应通讯、计算机和多媒体技术 的飞速发展以及高新技术领域的数字化进程不断加快，模数转换器也正朝着低功 耗、高速、高分辨率方向发展，目前有多种类型的模数转换器，例如并行比较ADC、逐次逼近ADC、积分型ADC、压频变换型ADC以及流水线型ADC和Delta-Sigma 型ADC（不同的文章对此类型的叫法略有不同，有的叫型ADC或者A-E型 ADC,有的叫Sigma-Delta型ADC或Delta-Sigma型ADC,本文章称此类型ADC为 Delta-Sigma型ADC）等，其中后两种ADC是新发展起来的，这些ADC各有各的特 点，并行比较ADC是模数转换器当中转换速度最高的一种，同时它的缺点也很明 显，即分辨率不高，功耗大，成本高,逐次逼近型ADC速度也很高同时功耗相当 低，但是分辨率同样也做不高，12bit以上的逐次逼近型ADC往往成本相当高。枳分型ADC可以做到较高的分辨率，可达22bit,但是转换速率很低。压频变换 型ADC精度可以较高，但是和积分型ADC一样，转换速率很低。Delta-Sigma型 ADC不同于以上介绍的ADC主要有三个方面：L以上介绍的ADC均基本上由模拟 电路构成，而Delta-Sigma ADC数字部分占了芯片面积的绝大多数，模拟部分却 很简单，所以它很适合在一片混合信号CMOS大规模集成电路上，实现ADC与数字 信号处理技术的结合。2.它可以很容易、低成本的达到高分辨率，可以达到24bit 的精度。3,输入信号带宽很大，对模数转换器前端的模拟滤波器要求很低。4.对 模拟器件的匹配要求不高。基于以上特点，同时也随着综合业务数字网（ISDN）、调制解调器、CD播放器、成像仪的应用发展，近几年来Delta-Sigma型ADCs得 到了广泛的研究使用，国内外大量文章涉及到该类型转换器，形成了研究热点，目前国内Dolta-Sigma型ADCs研究的水平要比国外低，成熟的产品也较少，而该 项目是运用Delta-Sig脸型ADC设计技术在电能计量集成电路中的一种应用，填 补了国内此类型成熟产品的不足，对推动我国自主Delta-Sigma型ADC产品做出 七也J贝献。1.2本人的主要工作在对单环Delta-Sigma型ADCs原理深刻认识的基础上，搭建了 4阶 Delta-Sigma调制器模型，同时进行理论测试并提供理论数据。通过搜集多方资料来确定Delta-Sigma调制器后的数字降频滤波器结构和 实现方法，并对降频滤波器组进行了理论方案设计和行为级编码与测试。-5-西北工业大学碰上论文 一种高精度DcltaSigma型A/D转换器的设计对电能计量内部的多个数字信再处理模块（如：高通滤波器、数频转换器等）进行了理论方案设计和行为级编码与测试。1.3论文的内容安排绪论之后论文首先在第二章讲述了 Delta-Sigma型ADC的基本原理，侧重讲 述了 Delta-Sigma调制器的理论基础和设计方法。之后在第三章讲述了两种可以 用在Delta-Sigma型ADC中作为降频滤波的特殊数字滤波器，侧重叙述了它们的 原理与设计方法。第四章为本论文的主干部分，讲述了一种精度为18位的 Delta-Sigma型ADC的详细设计步骤和理论测试，以及数字部分的行为级编码和 模拟部分的实际电路设计。最后在第五章简述了整个电能计量芯片的整体结构和 部分设计概要。-6西北匚业大学硕士论文一种高精度Delta-Sigma型A/D转换器的设计第二章Delta-Sigma ADCs设计概论2.1 过采样ADCs介绍传统的并行比较ADCs、逐次逼近ADCs、积分型ADCs、压频变换型ADCs共同 的特点就是都直接将信号幅度进行量化，所以它们的采样频率只要是输入信号频 宽的两倍即可，因此均属于Nyquist ADCs,即用信号频带2倍的Nyquist速率进 行直接采样，这种ADCs虽然输出速率可以非常快，但是它们的精度一般只能局限 于10-12bit地限制，其主原因是模拟器件很难做到严格的匹配和线路的非线性。过采样ADCs是一种不同于以上所讲的ADCs,因为它不需要严格的器件匹配 技术要求，并且较容易达到高精度由于在过采样ADCs设计中，过采样和噪声整 形是两个关键技术，所以为了与Nyquist ADCs相对应，人们就叫它过采样或者噪 声整形ADCso过采样ADCs并不像Nyquist ADCs那样通过对每一个模拟采样数值 进行精确量化来得到数字信号字，而是通过对模拟采样值进行一系列粗略量化成 数字信号后，再通过数字信号处理的方法将粗略的数字信号进一步精确化。根据 量化理论，理想常规N位模数转换器（采样频率Fs为Nyquist频率）量化噪声的有效值为全（q为最小量化单位LS所对应的电压），如果提高采样频率，用kFs的采样速率对输入信号进行采样（k为过采样率），噪声的带宽增至kFs/2,整个量化噪声位于直流至kFs/2之间，量化噪声的有效值降低到鲁，实现了用低分辨率 42k模数转换器达到高分辨率模数转换的目的。过采样ADCs运用这一理论，通过更高 的采样频率对模拟信号进行采样来降低信号通带内的噪声，其中过采样率是由采 样频率除以Nyquist采样频率得到的。此外过采样ADCs适应了当今VLSI技术的 发展趋势（在集成电路中增强高速、高密度的数字电路而不是精确的模拟电路），其大部分实现模数转换功能是在数字域中进行的，模拟部分相对来说简单并占有 较小的面积，同时其中大多数模拟电路采用开关电容技术，其过采样率一般在8 到256之间。图2.1对比了一个过采样ADCs和一个通常的Nyquist ADCs。在图2,1中,信号的通带部分用带斜线的矩形表示，其频率的上限用Fb来表示。如图2.1（a）所示，Nyquist ADCs的采样频率几乎等于Nyquist频率，为了获得最大的信号带 宽，Fb应该越接近0.5Fs越好。而在图2.l（b）中所示，0.5Fs要比信号带宽大的 多，从而过采样ADCs的前端抗混叠滤波器要比Nyquist ADCs的前端抗混叠滤波 7西北工业大学硕士论文一种高精度Delta-Sigma型A/D转换器的设计器容易设计的多，其原因是在相同输入信号带宽条件下，过采样ADCs的采样频率 要比Nyquist ADCs的采样频率大得多，所以对过采样ADCs前端抗混叠滤波器的 过渡带设计要求要比Nyquist ADCs相应的过渡带设计要求宽松得多，因此在过采 样ADCs的前端抗混叠滤波器一般采由简单的一阶或二阶模拟滤波器均能很容易 的满足抗混叠滤波器的耍求，同时不会对相位产生失真。另一方面，在过采样ADCs 中，采样电路可以不需要，因为其内部粗略的量化电路可以同时完成量化和采样 两个功能。图2.1过采样ADCs可以被归为三种类型，它们分别为直接过采样型、预测型和噪声 整形型。直接过采样型可以理解为，由于噪声分布在直流和采样频率的二分之一 之间，同时根据采样理论可知噪声的平均功率不随着采样频率地变化而变化，因 此这就说明：采样频率越高则固定频率范围内的噪声功率就越少，即信号通带内 的噪声功率将减少，同时带外的噪声通过之后的数字滤波器来滤除掉，因此通过 这种方法系统的性能就得到了提高。如果假设噪声是唯一的白噪声，那么每增加 一倍的过采样率，理论上ADCs输出的精度就会增加0.5biK即如果要获得一个 信号带宽为20Khz,输出精度为16bit的ADC,就可以在精度为12bit,采样频率 为lOMhz(过采样率大约256)的ADC后面加上一个数字降频滤波器即可，从此例子 中也可以看出直接过采样型ADC利用提高过采样率来提高精度并不是很有效，即 如果要提高4bit的精度就必须把过采样率提高256倍。预测型和噪声整形型ADCs除了采用过采样技术之外还都采用了噪声整形技 术，从而使通过提高过采样率来提高精度的方法变得有效很多。它们的结构如图 2.2(a)和2.2(b)所示，噪声整形ADCs是通过在反馈环的前馈通路上加上一个滤 波器(指广义的滤波系统)和一个量化器，而预测型ADCs中滤波器是被放在反馈通-8-西北工业大学硕I:论文 一种高精度Delta-Sigma型A/D转换器的设计路上的。在噪声整形型ADCS中只有量化噪声被整形，而在预测型ADCS中则是信 号和量化噪声都被系统整形，典型的预测型ADCs是基于Delta调制器的ADCs,而 噪声整形ADCs往往被叫作Delta-Sigma ADCs。(a)(b)a)噪声整形ADCs(b)预测型ADCs图2.22.2 Delta-Sigma调制器基本原理Delta-Sigtna ADCs第一次是在1962年提出来的，它是运用最广的一种过采 样ADCs,这是因为在三种过采样ADCs中，它是最能适应非理想实际电路的一种 过采样ADCs,Delta-Sigma ADCs扮演着一个十分重要的角色在当今的很多数模混 合电路系统中，它是模拟世界和强大的数字信号处理电路之间的接口。它最适用 于中低速的仪器仪表、数字声音和音频应用等领域，除此之外Delta-Sigma ADCs 已经渗透到无线通信领域，在载波附近的窄带信号通过带通型Delta-Sigma ADCs 可以直接被量化。Delta-Sigma ADCs由两部分构成，一部分是模拟Delta-Sigma调制器部分，另一部分则是数字降频滤波部分，数字降频滤波部分占用了大部分的芯片面积，同时也消耗了大部分的能量。最简单的Delta-Sigma调制器原理可以通过揭示一 阶Delta-Sigma调制器工作原理来解释。在图2.3中调制器包括一个积分器和一 个粗略的量化器(通常为二电平量化)放在前馈通路上。一阶指的是前馈通路上 只有一个积分器，图2.3中的A/D可以看成一种二电平的粗略量化器，而减法模 块与输出的直接连接线可以被看成D/Ao一阶DeltaSigma调制器图2.3-9-西北工业大学硕一 L论文一种高精度Delta-Sig吗里A/D转换器的设汁如图2.3所示，积分器是不断对输入进行累加的，所以，要使积分器输出不 至于无穷大，就必须使输入有正有负，而且输入累加起来要达到一个平衡。例如:当积分输出是正数的时候，为了让积分器输出向负方向移动，输入信号就等于减 去个参考的正的信号，从而使输入变负。同样，当积分器输出是负时，输入信 号就要加上一个正的信号，从而使积分器的输出向正的方向移动。积分器在不断 累加输入与量化输出的差值，从而使积分器的输出一直保持在。左右徘徊I。同理,积分器的零输出意味着输入信号与量化输出之间的差为零。实际上积分器和量化 器组成的前馈通路迫使量化器输出的平均值始终跟随输入信号的平均值。图2.4 描述了一个正弦波输入一阶Delta-Sigma调制器后量化器的输出，正弦波的幅度 为0.66,量化电平的值为-1和+1,从图上可以看出当输入在+0.66左右时，量 化器的输出以+1居多，同样当输入接近一0.66时，量化器的输出以一 1居多，当输入为零时，输出在+1和-1之间来回跳变，这也说明了量化器输出的平均值 始终跟随输入信号的平均值。当然以上结论成立的基础是量化器输入必须保持在 两个量化电平之间，如果超越了这个范围，输出将饱和，同时不能反映出输入的 平均值。图2.4也揭示了如果用更多的采样值来计算平均值，这样所估计输入的 值将会更加的准确。图2.4一阶Delta-Sigma调制器虽然是个非线性系统（因为有量化器这个非线性器 件），但是若用线性系统表示可以等同于如图2.5所示的线性系统模型。图2.5 中所示，量化器可以等同于叠加一个噪声模型q，相当于量化输入v与调制器输 出y之间的差值。假设量化噪声的统计特性与输入信号相互独立，同时量化噪声 被看作白噪声处理，那么根据噪声功率公式（假设量化器的量化电平为-1和+1）可得噪声功率为：Sq=；J/dq=g(2.1)西北工业大学像上论文一种高精度Delta-Sigma型A/D转换器的设计qnT图2.5当然，用白噪声作为量化噪声的模型不是十分的恰当，首先量化器在调制器 中完成很粗糙的量化，其次量化噪声和调制器的输入是有关联的(其关联程度与调 制器的阶数有关)，当然尽管线性模型和实际调制器差别很明显，但是用这种线性 模型分析方法设计高阶的Delta-Sigma调制器是很有用的，例如从图中我们可以 直接得出系统内部的差分方程：ynT=-1)T+况订小1)为其中输出包含了延迟后的调制器输入和经过一阶差分系统后的量化噪声，用 z域可以表示为：F=z(z)+(l_zT)0(z)其中X(z)、Y(z)和Q(z)是z域中调制器的输入，输出和量化噪声输入，X(z)的相乘项叫做信号传输函数(STF),同样Q(z)的相乘项叫做噪声传递函数(NTF),一方面信号传递函数zT是一个延迟吗子，其对信号没有滤波作用，另一方面噪声 传递函数有高通特性，由于这种高通滤波特性使噪声在低频段被削弱，即 对噪声进行了整型。一阶Delta-Sigma调制器可以很容易地扩展为二阶Delta-Sigma调制器，其 扩展方法是在前馈通道上再加上一个积分器，如图2.6所示，输出信号可以被表 示为：y(z)=z-x(z)+(i-2一了。(2)噪声传输函数(1 一 Z”)2在零频率有两个零点，从而产生了二阶的噪声整形(其 整形能力强于一阶)，以此类推L阶噪声整形可以通过在前馈通路上设有L个积分 器来获得，例如L阶的噪声整形，噪声传递函数可以表达为：-11-西北工业大学硕I:论文一种随境Dcka-Signu型A/D转换器的设计NTFq(z)=Qz7)LqnT图2.6在频域，L阶噪声传递函数的幅度可以表示为；一.环(“=父八叫=(2sin/y(2.2)在图2.7中所示为不同阶数调制器所产生的噪声传递函数幅频曲线，由图2.7 可以看到，阶数越高则在通带(。Fb)内系统压制噪声的性能越好，尽管对带外噪 声有增强特性，但是调制器之后的数字降频滤波器可以将频带外的噪声虑除掉。以上可以理解为在信号通带内噪声被调制器自然地压缩，随着阶数地增加和过采 样率地增加，通带内的噪声将会被压缩的程度更大。经过系统后的噪声功率谱密度可以表示为噪声的谱密度与噪声传递函数幅频 曲线平方的乘积：-12-西北工业大学硕七论文 一种高精度Delta-Sigma型A/D转换器的设计S）=%（/）11（2.3）将公式2.1和2.2代入2.3,可以得出经过系统后在频率-Fb,Fb 之间的噪 声功率为：=即）彳公（痣）（小匕4）以上的方程可以通过Sin（n门）在M1时近似为冗fT来得出，其中M是过采 样率。方程清晰地表明；量化噪声的功率可以通过M的2L+1次幕来消减。由于采用不同的量化进程,Delta-Sigma ADCs不象Nyquist ADCs那样用积 分和差分的非线性来表示其性能，它采血信噪比（SNR）和动态范围（DR）做为性能 指标来表示输出的有效精度，SNR定义为信号功率和噪声功率的比值。而DR定义 为满偏输入SIN曲线的功率与使SNR等于1时的输入SIN曲线功率比值，DR也被 叫做有用信号范围，同样采用量化电平为的量化器来分析，则DR可以表 示为：2二 最大信号输入平均功率 _ =3 2+1 9I一噪声在信号通带内的平均功率,尸、,1、/、一5万2”（H（k 时5）已知Nyquist ADCs的动态范围为：DR?=3乂2回=3=吗曰3（2.6）6.02所以通过5）和6）就可以对所要求的精度方便地计算出调制器的阶数和 过采样率。例如需要一个精度为16位的elta-Sigma ADCs通过（2.6）就可以得出 所需要的动态范围为98db,通过5）可以得出对于一个二阶的Delta-Sigma调 制器，过采样率最少要153,由于过采样率只能是2的幕次方，所以只能选256 来代替153作为系统的过采样率。由此假设输入信号为一个通带为20Khz的信号，那么要达到16bit精度，必须使时钟频率为10.24Mhz02.3 单环Delta-Sigma调制器的结构简单的线性模型表明，如果在调制器的前馈通路上插入更多的积分器将会进 一步减少信号通带内的噪声，实际当中一个Delta-Sigma调制器是一个非线性电 路，当多于两个积分器被串入前馈通道内，调制器就会趋于不稳定，当三阶或更 西北工业大学硕士论文一种高精度Delta-Sigma型A/D转换器的设计高的调制器输入一个大信号时二电平的量化器将会产生过载，即增加了量化噪声,此时在调制器的前馈通道上，噪声将会不断地放大而难以控制，甚至调制器此时 将不受输入信号的激励变化而变化，然而高阶(L2)单环，Ibit量化的 Delta-Sigma调制器可以通过采用一个更广义的单环模型来代替用一增益的积分 器串联来取得。这种解决方案在一定的输入范围内，通过增加调制器的复杂性来 使调制器更加的稳定，同时这种方案也降低了动态范围并且也有一定的不稳定隐 患。最普通的两种高阶单环调制器模型是分布式前馈型2.8(b)和分布式反馈型 2.8(a),如图2.8所示：(b)图2.82.4 Delta-Sigma ADCs调制器主要研究方向和新技术探索国内外对Delta-Sigma ADCs的研究主要集中在以下几个方面：L噪声整形技术不同结构的Delta-Sigma调制器对噪声的压制能力有很大不同，比如某二阶 的调制器对噪声的抑制能力也许高过某三阶的调制器。对于同阶的调制器来说，不同的参数将导致不同的噪声整形能力,如何能在结构上或基于某种结构的参数 上进行改善来达到最佳噪声整形则是对噪声整形技术的研究目的，比如Akira Yasuda提出的二阶噪声整形动态单元匹配技术(NSDEM),该技术能够很好的在理 论上实现改善高阶Delta-Sigma调制器信噪比。2,稳定性技术由于高阶调制器中的量化器容易产生过载，如何能够在实现好的噪声整形的 同时达到高稳定度也是一个研究方向，目前提出提高稳定度的方法分为两类，第 一类是针对单级调制器的，主要方法有通过改变各积分器输出信号、外加检测过 州北工业大学硕上论文；一种高精度D比aSigmd型A/D转换器的设计载信号并且位网络，以及使用前馈和反馈网络等方法来置稳；第二类方法是用稳 定的低阶调制器级联而成高阶调制器（MASH结构）o3.多位结构的Delta-Sigma调制器多位结构的调制器可以提高转换速率和分辨率，多位结构的调制器中含有一 个N位的并行模数转换器和一个N位数模转换器，这种结构在混合信号大规模集 成电路中实现困难。最近，研究人员采用所谓的数据加权平均法（DWA）的动态单元 匹配技术（兆M）来提高多位调制器的信噪比，美国一研究小组研制的多位调制器就 采用了 DWA技术，其提出的16位Delta-Sigma ADCs信噪比达到90db,在20M 采样频率下，功耗为270rnW,这结果基本满足当前需要。4,带通 DeIta-Sigma ADCs大多数产品化的Delta-Sigma ADCs均为输入低通型，带通Delta-Sigma ADCs 可以直接将带通模拟信号转换为数字信号，满足了当信号带宽较窄但信号中心频 率却很高的情况,Stephen A.Jantzi,Kenneth W.Martin 和 Adel S.Sedra 为数 字收音机设计的带通型Delta-Sigma ADC其信号输入带宽可达2BGKhz,Loai Louis等设计的8阶带通调制器也达到了 200Khz的带宽同时信噪比为llOdb,输 出达到18位精度。15-西北工业大学领上论文 一种高精度DdmSigma里A/D转换器的设计第三章两种特殊降频滤波器的原理与设计尽管模拟部分很大意义上决定了整个Delta-Sigma ADCs的性能，但降频滤波 器占用了绝大部分的芯片面积并消耗更多的功率c当然随着技术的不断发展数字 电路的面积将会不断的减小，供应电压也在不断的降低。降频滤波器由低通滤波 器（在低通型Delta-SigmaADCs中）和.降频抽样组成。降频滤波器其作用是实现滤 除带外噪声的功能，带外噪声包括带外量化噪声、带外电路噪声、夹杂在输入信 号中的带外噪声通过一系列的降频滤波之后，输出信号将是Nyquist频率的数 字信号。为了降低硬件复杂性和功率消耗，降频滤波器分为好几级来实现，并且 大部分的Delta-Sigma ADCs应用要求降频滤波器具有线性相位特性。因此相对应 的有限冲击响应数字滤波器（即，FIR型滤波器）在降频滤波器中广泛使用。为了 减少硬件复杂性同时降低功率损耗，就要求在符合设计规格的基础上采用简单结 构的滤波器来实现降频滤波。通常Delta-Sigma ADCs中降频滤波器分为三部分或 两部分，第一部分的积分梳状降频滤波器由于它优良的降频滤波性能是固定使用 的，之后的第二部分的补偿滤波器和第三部分的其它类型滤波器是可以选择的本设计采用两种滤波器形式，一种为积个梳状降频滤波器，下面将简称为CIC降 频滤波器，之后还有可能需要积分梳状降频滤波器的补偿滤波器，另一种为半带 滤波器。31积分梳状降频滤波器（CIC decimation filter）CIC即cascaded integrator-comb,它是由积分模块与梳状滤波器模块组成的 一种滤波器,它可以通过简单的硬件结构实现较高标准的滤波同时也进行了降频，在Delta-Sigma ADC中为了达到有效的控制带外噪声，CIC必须至少比前端的 Delta-Sigma调制器高一阶。3.1.1 CIC降频漉波器的基本原理整个CIC降频滤波器实现的功能如下框图所示：初31-16-西北T业大学硕士论文一种B精度Dcha-Sigma型A/D转换器的设计其中H(Z)的表达式为：.ET=(J占(3.D其中G为C【C的阶数，R为降频因子，D称为延迟因子通常为1或2,本设计 采用D=1的形式，则H(z)可表示为(3.2)所示:y(3-2)根据表达式(3.2)可以得出CIC有R个G重零点和G个极点，其零点均匀分布 在z域圆周，而极点在实轴与圆周的交点，此点的零点与极点相互抵消，所以CIC 的其它零点衰减了通带以外的信号输入，因此CIC表现为低通特性，同时可以得 出参数R决定了 CIC的通带大小，G对衰减起到加深作用。设：“1(2)=、(3.3)H2(z)=l-z(3.4)图3.2则，2(e)=lY R R2 e 2 2 17西北工业大学做卜论文一种高精度Delia-Sigma型A/D转换器的设计=2e JW sin(-)(3.5)其幅频特性为：|2(e，)|=2sin(竽)(3.6)1-e2 2设，e(z)=l(z)H2(z),则:/(*)=Hl(e6)H2(e)或樗)=_一 2 sin(j)=R Sa(手)Sa甘)(3.8)式中，5双幻=电幽为抽样函数；且取(0)=1,所以He(z)在3=0处的幅 x度值为R,即：He(i)=R(3.9)如图3.3(a)所示为R二32的He(z)幅频曲线，称(02刀/32)的区间为 He(z)CIC滤波器的主瓣，而其它区间称为旁瓣，从图3.3(a)上可以看出，旁瓣相 比于主瓣的衰减最大约为30db-l5db=15db,对于一般的滤波系统，这样的阻带衰 减达不到实用滤波器的设计要求。为了改变滤波器的性能，降低旁瓣电平，可以 采用多级He(z)CIC滤波器级联的办法来解决，将公式3.8代入公式3.2得：18 西北工业大学硕士论文一种高精度DdtaSgma型A/D转换器的设计举例，设G=3,R=32与上例相同，则此时H(z)的幅频曲线如图3.3(b)所示,粗略估计第一旁瓣相对于主瓣的衰减为90db-50db=40db,对比图3.3(a)与图 3.3(b)可以得出，通过多级级联的方式CIC性能明显得到了改善。g JVYYY丫YYYYYYYYY).Ub 1 16 2 2s 3 35图3.33.L 2 CIC降频漉波器的实现结构根据图3,1、3.2所示CIC降频滤波器所要实现的功能，可以得出它的实现结 构，设传递函数H3(z),并画出它的结构图如图3.4：H2(z)=l-zT(3.11)H3(z)图3.4如图3.5所示为CIC降频滤波器直接实现结构(其中Hl(z)和H2(z)的结构 图为图32所示):西北工业大学硕士论文一种高精度Delta-Sigma型A/D转换器的助计图3.5如图3.6所示为CIC降频滤波器精简实现结构(其中H3(z)的结构图为图3.4 所示)：图3.6与CIC降频滤波器直接实现结构对比，其精简实现结构在差分电路中每一级 要少用R-1倍的移位存储元件，本设计所涉及到的CIC就采用图3.6所示的结构。3.1.3 CIC降频滤波器的字长定理问题的引出：当采用图3.6所示结构实现CIC降频滤波器时，要实现函数)=+?*(即积分运算)就必须对输入不断地累加，而输入是非负的数字码，那么此函数输出信号的字长将会不断地增加，从硬件设计思想考虑此系统是无法 实现的，因为没有办法确定它输出是多少位.对问题的分析：尽管对于Hl(z)系统输出位数将无穷大，但对于整个系统 H(z)的输出却是稳定的；因为在Hl(z)这个积分系统之后，由H3(z)级联组成的差 分系统对Hl(z)的输出进行差分运算。与此同时可以推出在同等系统初始状态下,输出只与前飞-1个输入有关而同系统的初始状态无关，即，无论初始条件下Hl(z)系统的积分器累加到多高，都与输出没有关系，输出只同系统的前R-1个输入有 关，前提是必须在同等的系统初始条件下。经过上述分析可以得出结论，如果采 用模的设计思想，即对积分器的累加值进行模运算(例如，若以2为模，那么7=1+3X2=。这样尽管积分器不断累加，Hl(z)系统的输出均在一定的字长范围 内。要得出使系统精度不受损失的最小字长的模，就要找出系统输出的最长字长,只要以此字长为模，系统的精度就不会受损失。字长定理，以表达式(3.2)为依据的字长定理为：4侬=(6。82尺)+g”一1(312)-20-西北工业大学硕上论文一种高精度Delta-Sigma型A/D转换器的设计其中8a是最小字长，质是系统的输入字长，G、R为CIC滤波器的阶数和 降频系数，只要CIC滤波器系统的字长大于或等于名网，系统滤波精度将不会损 失。3.1.4 CIC降频滤波器的特点具体优点表现为：在实现中不需要乘法器电路。属于整系数滤波器，不需要电路来存储系数。通过在前面积分模块和差分模块之间的降频，与具有相同滤波性能的其它 FIR滤波器比较，减少了大量的存储单元。具体缺陷表现为：若用表达式2)的Hl(z)CIC降频滤波系统，降频后信号将产生混叠现象，因为根据Hl(z)的表达式，信号的通带应该在(0Fs/R)之间，而之后的R倍的降 频将使Fs降低到Fs/R,这样降频后信号将会产生混叠，但是如果信号的带宽很窄，要比Fs/R窄很多，那么这种混叠将是很轻微的。若信号带宽并不窄，这种混叠将 不能忽略，本设计所输入的信号对于系统频率来说是很窄的，可以不考虑此混叠 现象。从图3.3(a)中就可以看出，在主瓣内幅频曲线并不平，要设计18位的 Delta-Sigma ADC,降频滤波器的通带波纹必须小于0.00003db,这种通带波纹要 求对于CIC降频滤波器来说只有很小的一段频带能够达到要求，为了把不平的通 带补平，CIC之后必须采用特殊的补偿滤波器对CIC进行修正。3.2 FIR 半带滤波器(Half-Band Filter)FIR型半带滤波器是种特别适合实现R=2倍抽取的线性相位滤波器，它 的通带波纹很容易满足设计要求而且其系数中有近一半的系数精确为零，所以其 硬件结构也相对简单，实际设计中运算量小，在Delta-Sigma ADC中往往在CIC 之后做进一步的降频滤波，图3,7为半带滤波器抽取滤波的功能图：图3.73.2.1 FIR型半带滤波器的基本介绍图3.7为半带滤波器组成的抽取滤波器，Fs为输入采样率，Fs/2为输出采样-21 西北工业大学硕士论文一种高精度Delta-SigmaAiD转换器的设计率。从信号降频概念可以显然得出，为了保证经抽取因子为2的抽样率变化后不 产生混叠失真，必须在降频前将Fs/4以上的频率分量虑除掉。如果虑除的不干净,信号将以Fs/4为中心折叠进有用的频带当中去。半带滤波器就可以实现虑除Fs/4以上频率份量的作用。它具有如下特性：通带波纹S 1与阻带波纹5 2相等，即5 1=5 2(3.13)通带边频F1与阻带边频F2相对于Fs/4对称，即：Fl+F2=Fs/2(3.14)用数字频率表示：3 1+g)2=五(3.15)具有以上特性的FIR数字低通滤波器就是半带FIR滤波器，显然，当3 1足 够小时半带FIR滤波器可作抽取因子为2的抽取滤波器，因为此时(F2Fs/4)内 的频率分量仅会折叠进(Fs/4F1)频带内(图3.8),即在滤波器的过渡带内，因 此不会对信号频带(0F1)内产生影响。3.2.2半带FIR滤波器的基本原理与性质图3.8为了保证FIR滤波器的线性相位特性，必须使滤波器的系数具有偶对称特性,即要求：h(ri)=hN-n)(3.16)其中，N为滤波器的节数，设N为奇数。对于这种N为奇数的偶对称FIR滤波器，其频率响应可表示为：HS)=Hh(w)ee)(3.17)(NT)/2其中 Hh(w)=ZaS)cos(wk)(3.18)n=0a(0)=(*)(3.19)-22-西北工业人学硕士论文一种即*Delta-Sigma型A/D转换器的设计a=2(2 1 一4n=12N 1w=型为相对数字频率 Fs由式(3.13),(3.13)和图3.8可见%(w)=l-%伽-卬)(3.20)将式18)代入式(3.20),得(V-D/2Z a()cos(wn)+cos()一 w)(；V-l)/2=V7(H)COS(W?1)+(-l)n COS(WA7)rt=0(-1)/2=Z 2a(n)cos(wh)=1,n 为偶数项 n7V-1q(0)=状=0.5(3.21)V-1q(2)=A 2=0(3.22)式(3.21),(3.22)表明：半带滤波器除(NT)/2点外，所有a(n)的偶数系 数均精确为0,滤波器系数集的形式为：()=/，。，工2。/切。X+i，。5%小+1 Q工成不3.2.3 FIR半带滤波器的设计与实现LFIR半带滤波器的设计FIR半带滤波器可以采用窗口法和等波纹法进行设计，在mat lab中有半带滤 波器的专门设计函数：firhalfband,此函数可以用窗口法来设计也可以用等波纹 的方法来设计。设计实例用窗口法设计-23-西北工业大学硕士论文一种高精度Delta-Sigma型A/D转换器的设计要设计一个阻带归一频率为0.45(将Fs/2归1,Fs为采样频率)，通带波纹 小于0.001,用kaiser窗实现的最小阶FIR半带低通滤波器，设计为：b=firhalfbandC minorder，,0.45,0.001,kaiser,);其中b为半带滤波器的系数组。用等波纹法进行设计要设计一个阻带归一频率为0.45,通带波纹小于0.001,用等波纹法设计最 小阶的FIR半带滤波器，设计为；b=firhalfbandC winorder,0.45,0.001);注：当声明窗口类型时该函数自动用窗口法设计，若没有声明，该函数就通 过等波纹的设计方法来设计。2.FIR半带滤波器的实现由于半带滤波器的两个性质，即：具有线性相位，所以系数以中点对称相等。偶次系数精确为零。依据以上两点，可以在结构上进一步对该滤波器进行简化，其实现结构图如 图3.9所示(举例：设系数的个数N=9为奇数个，h(n)为滤波器的系数集，其中 n=0,1,2,3,4,5,6,7,8,9)：X(n)h(O)-h h(2)=h(6)十h(4)产 Y(n)图3.9 24-西北工业大学便上论文一种高精度DeMSigma型A/D转换器的设计第四章一种18位的Delta-Sigma ADC的设计与实现4.1设计参数初定为了达到18位精度 根据理论公式DR?=3x2必1(其中B为代表精度的位数)可知，若要使B=18,那么经计算可得：DR110.4再根据公式(公式中M为降频次数，L为前端Delta-Sigma调制器的阶数)：12=最大信号输入平均功率 _ 5 _3 2+1 2川一噪声在信号通带内的平均功率一，乃“1(罚)(*(？(4.1)可以得出当。尺的=110.4时，从理论上符合条件的M和L的组合，如下表为能够满足要求的不同的解决方案:调制器阶数过采样率所获得的DR(db)2512124.23.128127.8464134由公式(4.1)所得到的数据只是一个理论上的数据，有一定的不足之处，其不 足的一面表现在：跟据第二章对公式(4.1)的推导过程可以看出，DR是基于假设带外噪声完全被 滤除的情况下得出的，所以它只是带内信号与带内噪声的信噪比，而实际当中应 该考虑数字滤波器不可能完全滤除带外噪声的因素。实际当中Sigma-Delta ADCs中所涉及的噪声有输入信号所夹杂的噪声、由于 物理电路所产生的噪声、量化噪声等，而公式中只涉及到了量化噪声。公式(4.1)推导中采用NTFq(z)=(1-z),而实际当中NTF并不是只有L重零 点同