第5章输入输出接口.ppt

机电工程系,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,第,5,章 输入输出接口,5.1,微机接口及接口技术,5.2,I/O,端口及其编址方式,5.3,端口地址译码,5.4,CPU,与外设之间的数据传送方式,5.1,微机接口及接口技术,5.1.1,为什么要设置接口电路,5.1.2,接口电路中的信息,5.1.3,接口的基本功能,5.1.4,接口的基本结构,返 回,5.1.1为什么要设置接口电路,CPU,与外设两者的信号线不兼容，在信号线功能定义、逻辑定义和时序关系上都不一致,两者的工作速度不兼容，,CPU,速度高，外设速度低,若不通过接口，而由,CPU,直接对外设的操作实施控制，就会使,CPU,处于穷于应付与外设打交道之中，大大降低,CPU,的效率,若外部设备直接由,CPU,控制，也会使外设的硬件结构依赖于,CPU,，对外设本身的发展不利。,数字化存储,示波器、数,字化万用表,终端、调制,解调器,A/D,转换器,开关量输入,D/A,转换器,开关量输出,键盘、鼠标、数字化 仪、光笔、图形输入仪麦克风、扫描仪,打印机,显示器,磁盘磁带,软盘光盘,智能仪器接口,通信接口,过程控制接口,输入接口,输出接口,外存接口,CPU,内存,DB,AB,CB,图,1-1,微机系统各类接口框图,返 回,5.1.2,接口电路中的信息,数据信息,状态信息,控制信息,习惯上把分别传送这三种信息的端口称为,数据口、状态口、控制口,1,数据信息,（,1,）,数字量：,通常以,8,位或,16,位的二进制数以及,ASCII,码的形式传输，主要指由键盘、磁盘、光盘等输入的信息或主机送给打印机、显示器、绘图仪等的信息。,（,2,）,模拟量：,模拟的电压、电流或者非电量。对模拟量输入而言，需先经过传感器转换成电信号，再经,A/D,转换器变成数字量；如果需要输出模拟控制量的话，就要进行上述过程的逆转换。,（,3,）,开关量：,用“,0”,和“,1”,来表示两种状态，如开关的通,/,断、电机的转,/,停、阀门的开,/,关等。,5.1.3,接口的基本功能,1,数据缓冲功能,2,端口选择功能,3.,信号转换功能,4,接收和执行,CPU,命令的功能,5.,中断管理功能,6,可编程功能,7.,返回外设状态的功能,8.,数据宽度与数据格式转换的功能,1.,数据缓冲功能,接口电路中一般都设置有数据寄存器或锁存器数据口，以解决高速的主机与低速的外设之间的速度匹配问题，避免因主机与外设的速度不匹配而丢失数据。,2,端口选择功能,微机系统中常有多个外设，而,CPU,在任一时刻只能与一个端口交换信息因此需要通过接口的地址译码电路对端口进行寻址。,3.,信号转换功能,外设所提供的数据、状态和控制信号可能与微机的总线信号不兼容，所以接口电路应进行相应的信号转换。,4,接收和执行,CPU,命令的功能,CPU,对外设的控制命令一般以代码形式输出到接口电路的控制端口，接口电路对命令代码进行识别、分析，分解成若干控制信号，传送到,I/O,设备，并产生相应的具体操作。,5.,中断管理功能,当外设需要及时得到CPU的服务，特别是出现故障需要CPU立即处理时，就要求接口中设置中断控制器，以便于CPU处理有关中断事务（如中断请求、中断优先级排队、提供中断向量等）。,6,可编程功能,由于,I/O,接口电路大多由可编程接口芯片组成，因此就有可能在不改变硬件电路的情况下，只要修改接口驱动程序就可以改变接口的工作方式，提高了接口的灵活性和可扩充性，使接口向智能化方向发展。,7.,返回外设状态的功能,接口电路在执行命令之前、执行命令过程中和执行命令之后，外部设备及接口电路都会有一些情况发生，包括正常工作状态和故障状态。,“忙”、“闲”、“准备就绪”、“未准备就绪”、“满”、“空”、“溢出错”、“格式错”等,接口中一般都设置状态寄存器，称“状态口”。状态信号以状态代码形式存放在接口电路的状态寄存器中。,CPU,从状态口读取状态信息，供,CPU,作出判断与处理。,8.,数据宽度与数据格式转换的功能,CPU,所处理的是并行数据，而有的外设只能处理串行数据，接口应具有数据“并串”、“串并”的转换能力。,CPU,与有些外设交换数据时，要求按照一定的数据格式传送，所以在,CPU,与通信设备之间进行数据格式转换。,返 回,5.1.4,接口的基本结构,1端口,2地址译码电路,3数据缓冲器与锁存器,1,端口,I/O,接口通常设置有若干个寄存器，用来暂存,CPU,和外设之间传输的数据、状态和控制信息。,一般有三类寄存器，分别是数据寄存器、状态寄存器、控制寄存器。,接口内的寄存器通常被称为端口。根据寄存器内暂存信息的类型，分别称为数据端口、控制端口和状态端口。,每个端口有一个独立的地址，,CPU,可以用端口地址代码来区别各个不同的端口，并对它们分别进行读,/,写操作。,2,地址译码电路,它由译码器或能实现译码功能的其它芯片构成。,它的作用是进行设备选择，是接口中不可缺少的部分。这部分电路不包含在集成接口芯片中，要由用户自行设计。,3,数据缓冲器与锁存器,在微机系统的数据总线上，连接着许多能够向,CPU,发送数据的设备，如内存储器、外设的数据输入端口等。,为了不使系统数据总线的信号传输发生“信息冲突”，要求所有的这些连接到系统数据总线的设备具有三态输出的功能。,也就是说，在,CPU,选中该设备时，它能向系统数据总线发送数据信号，而在其它时刻，它的输出端必须呈高阻状态。为此，所有接口的输入端口必须通过三态缓冲器与系统数据总线相连。,返 回,5.2 I/O,端口及其编址方式,5.2.1,I/0,端口,5.2.2,I/O,端口的编址方式,5.2.3,I/O,端口地址分配,返 回,5.2.1 I/0,端口,端口（,port,）是接口电路中能被,CPU,直接访问的寄存器的地址。,计算机给接口电路中的每个寄存器分配一个端口，因此,CPU,在访问这些寄存器时，只需指明它们的端口，不需指出是什么寄存器。,CPU,对数据端口进行一次读或写操作，也就是与该接口连接的外设进行一次数据传输,CPU,对状态端口进行一次读操作，就可以获得外设或接口自身的状态代码,CPU,把若干位控制代码写入控制端口，则意味着对该接口或外设发出一个控制命令，要求该接口或外设按规定的要求工作,返 回,5.2.2 I/O,端口的编址方式,1,端口地址和存储器地址统一编址，也称存储器映射方式,2 I/O,端口地址和存储器地址分开独立编址，也称,I/O,映射方式,1,统一编址方式,从存储器空间划出一部分地址空间给,I/O,设备，把,I/O,接口中的端口当作存储器单元一样进行访问，不设置专门的,I/O,指令,优点：,访问,I/O,端口可实现输入,/,输出操作，还可以对端口内容进行算术逻辑运算、移位等等；,能给端口有较大的编址空间，这对大型控制系统,和数据通信系统是很有意义的；,缺点：,端口占用了存储器的地址空间，使存储器容量减小；,指令长度比专门,I/O,指令要长，因而执行速度较慢；,2,独立编址方式,I/O,端口地址空间和存储器地址空间是独立的、分开的，即,I/O,端口地址不占用存储器地址空间。,优点,I/O,端口地址不占用存储器空间；,使用专门的,I/O,指令对端口进行操作，,I/O,指令短、执行速度快；,并且由于专门,I/O,指令与存储器访问指令有明显的区别，使程序中,I/O,操作和存储器操作层次清晰，程序的可读性强。,缺点,这种编址方式中，微处理器对存储器及,I/O,端口是采用不同的控制线进行选择的，因而接口电路比较复杂。,MEMR,MEMW,CPU,控制逻辑,存储器,（,1MB,）,I/O,端口,（,64K,个）R/W,控制,20 AB 20,16 DB 16,16,8,IOR,IOW,图,5-2,独立编址方式,图解,访问存储单元用地址总线,A19,A0,，全译码后得到,00000H,FFFFFH,共,1MB,地址空间,.,I/O,端口只利用其中的一部分地址线，即,A15,A0,地址线，可译出,0000H,FFFFH,共,64KB,个,I/O,端口地址,.,由于端口是与存储器隔离的，所以用户可扩展存储器到最大容量，而不必为,I/O,端口留出地址空间,.,返 回,5.2.3 I/O,端口地址分配,表,5-1,中分配给每个接口芯片的,I/O,端口地址，在实际使用中并未全部用完。,中断控制器,8259A,只使用了前面,2,个端口地址，,20H,、,21H,（主片）和,A0H,，,A1H,（从片）。,并行接口芯片,8255A,，只使用了前面,4,个端口地址,60H,63H,。,使用端口地址最多的,DMA,控制芯片,8237A,，也只用了前面的,16,个地址（,0,FH,）。,040,05FH,060,06FH,070,07FH,0F0,0FFH,定时器,并行接口芯片（键盘接口）,RT/CMOS RAM,协处理器,020,03FH,0A0,0BFH,中断控制器,1,中断控制器,2,000,01FH,0C0,0DFH,080,09FH,DMA,控制器,1,DMA,控制器,2,DMA,页面寄存器,端口地址,I/O,芯片名称,表,5-1,系统板上接口芯片的端口地址,表,5-2,扩展槽上接口控制卡的端口地址,I/O,接口名称,端口地址,游戏控制卡,20020FH,并行口控制卡,1,并行口控制卡,2,37037FH,27027FH,串行口控制卡,1,串行口控制卡,2,3F83FFH,2F02FFH,原型插件板,30031FH,同步通信卡,1,同步通信卡,2,3A03AFH,380,38FH,单显,MDA,彩显,CGA,彩显,EGA/VGA,3B03BFH,3D03DFH,3C03CFH,硬驱控制卡,软驱控制卡,1F01FFH,3F03F7H,PC,网卡,36036FH,从表,5-2,中，可以看到允许用户使用的端口地址是,300H,31FH,。这一段地址是留给用户在开发,IBM-PC,系列机功能模块（插板）时使用的端口地址，系统是不会占用它的。,除在表,5-1,和表,5-2,中已经分配了的,I/O,地址之外，其余的地址均由厂商保留使用。,I/O,端口地址选用的原则,凡是被系统配置所占用了的地址一律不能使用,原则上讲，未被占用的地址，用户可以选用，但对计算机厂家申明保留的地址，不要使用，否则会发生,I/O,地址重叠和冲突，造成用户开发的产品与系统不兼容而失去使用价值,一般，用户可使用,300,31FH,地址,返 回,5.3,端口地址译码,5.3.1,门电路译码,5.3.2,译码器译码,5.3.3,比较器译码,返 回,5.3.1,门电路译码,这是最基本的也是最简单的地址译码方法通常采用各种门电路，如与门、或门、非门等电路的组合。,设计时首先分配好地址，然后写成二进制形式，再根据地址总线数分配各与非门输入管脚地址。,门电路译码需要芯片种类较多，且译出的端口地址单一，接口中用到的端口地址不能更改。,例,5-1,例,5-1,使用,74LS20/30/32,和,74LS04,设计,I/O,端口地址为,3D8H,的只读译码电路。,若要产生,3D8H,端口地址，则译码电路的输入地址线就应具有如表,5-3,所示的值。,8,D,3,十六进制,1 0 0 0,1 1 0 1,0 0 1 1,二进制,A,3,A,2,A,1,A,0,A,7,A,6,A,5,A,4,0 0 A,9,A,8,地址线,表,5-3,译码电路输入地址线的值,例,5-1,设计,按照表,5-3,中地址线的值，采用门电路就可以设计出译码电路，如图,5-3,所示。,A,1,A,0,AEN,IOR,1,1,1,1,1,A,9,A,8,A,7,A,6,A,5,A,4,A,3,A,2,1,&,&,74LS04,74LS20,74LS32,74LS30,1,Y,图,5-3,简单译码电路,更改例,5-3,端口地址为,2E2H,的译码电路,Y,（读）,Y,（写）,A,1,A,0,AEN,IOR,IOW,1,1,1,1,1,1,1,1,1,A,9,A,8,A,7,A,3,A,2,74LS30,74LS20,74LS32,&,&,图,5-4,带读,/,写控制的门电路译码电路,0010 1110 0010,返 回,5.3.2,译码器译码,若接口电路中需使用多个端口地址，则采用译码器译码比较方便。,译码器的型号很多，如,3,8,译码器,74LS138,；,4,16,译码器,74LS154,；双,2,4,译码器,74LS139,、,74LS155,等。,这些译码器通常由三个部分组成：译码控制端，选择输入端，译码输出端。,74LS137,管脚定义,1 1 1 1 1 1 1 1,1 1 1 1 1 1 1 1,1 1 1 1 1 1 1 1,0 ,1 ,1,0 1 1 1 1 1 1 1,1 1 1,1 0 0,1 0 1 1 1 1 1 1,1 1 0,1 0 0,1 1 0 1 1 1 1 1,1 0 1,1 0 0,1 1 1 0 1 1 1 1,1 0 0,1 0 0,1 1 1 1 0 1 1 1,0 1 1,1 0 0,1 1 1 1 1 0 1 1,0 1 0,1 0 0,1 1 1 1 1 1 0 1,0 0 1,1 0 0,1 1 1 1 1 1 1 0,0 0 0,1 0 0,Y,7,Y,6,Y,5,Y,4,Y,3,Y,2,Y,1,Y,0,C B A,G,1,G,2A,G,2B,输 出,输 入,表,5-4 74LS138,的真值表,当,G1=1,、,G2A+G2B=0,时，译码器处于工作状态，否则译码器被禁止，所有的输出端被封锁在高电平。这三个控制端也叫片选输入端，利用片选的作用可以将多片连接起来以扩展译码器的功能。,74LS138,例,5-2,使用,74LS138,设计一个系统板上接口芯片的,I/O,端口地址译码电路，并且让每个接口芯片内部的端口数目为,32,个。,分析：,由于系统板上的,I/O,端口地址分配在,000,0FFH,范围内，故只使用低,8,位地址线，这意味着,A9,和,A8,两位应赋,0,值。为了让每个被选中的芯片内部拥有,32,个端口，只要留出,5,根低位地址线不参加译码，其余的高位地址线作为,74LS138,的输入线，参加译码，或作为,74LS138,的控制线与,AEN,一起，控制,74LS138,的译码是否有效。由上述分析，可以得到译码电路输入地址线的值，如表,5-5,所示。,设计：,采用,74LS138,译码器，可设计,PC,机系统板上的端口地址译码电路，如图,5-5,所示。图中地址线的高,5,位参加译码，其中,A5,A7,经译码器，分别产生,(8237),、,(8259),、,(8253),、,(8255A),的片选信号，而地址线的低,5,位,A0,A4,作芯片内部寄存器的访问地址。从,74LS138,译码器的真值表可知，,8237A,的端口地址范围是,000,01FH,，,8259A,的端口地址范围是,020,03FH,等等，正好和前面表,5-1,所列出的端口地址分配表一致。,01FH,07H,0H,十六进制,片 内 端 口 寻 址,片 选,控 制,用 途,A,4,A,3,A,2,A,1,A,0,A,7,A,6,A,5,0 0 A,9,A,8,地址线,表,5-5,译码电路输入地址线的值,13,15,14,12,11,WRTDMAPG,(,写,DMA,页面寄存器,),A,5,A,6,A,7,1,2,3,A,B,C,U,54,A,8,A,9,AEN,IOW,DMACS(8237),INTRCS(8259),T/CCS(8253),PPICS8255),WRTNMIREG,(,写出,NMI,屏蔽寄存器,),Y,5,Y,6,Y,7,10,9,7,10,13,12,74LS32,1,1,9 8,11,Y,0,Y,1,Y,2,Y,3,Y,4,G,2,B,G,2,A,G,1,74LS138,图,5-5,译码器多端口地址译码电路,例,5-2,电路,返 回,5.3.3,比较器译码,将比较器的,A(,或,B),输入端输入地址信号，,B(,或,A),端接一组,DIP(Dual In-line Package),开关。地址总线所送的地址与,DIP,所设置的地址相等时，产生一选通信号输出。,特点,可以通过改变,DIP,开关的设置，很容易地改变接口的地址。,不但同一功能的模块在不同微型计算机应用中可以被分配不同的地址，而且即使在同一微型计算机系统中，也可通过改变,DIP,开关的设置而控制不同的设备,.,。,这种译码电路应用非常广泛，常用的比较器有四位比较器,74LS85,和八位比较器,74LS688,。,.,.,A,4,A,5,A,6,A,7,S,0,S,1,S,2,S,3,A,0,A,1,A,2,A,3,RD,B,0,B,1,B,2,B,3,A,0,A,1,A,2,A=B,A,3,E,F,G,H,B,C,D,A,WR,A=B,74LS85,74LS32,74LS30,74LS32,&,&,&,+5V,DIP,1,1,Y,IOW,IOR,5V,四位比较器译码电路,返 回,5.4 CPU,与外设之间的数据传送方式,5.4.1,程序控制方式,5.4.2,中断传送方式,5.4.3,直接存储器存取方式,返 回,5.4.1,程序控制方式,程序控制方式是指CPU与外设间的数据传送是在程序的控制下完成的一种数据传送方式。,分为两种,1.无条件传送方式,2.查询传送方式,1.,无条件传送方式,所谓无条件，就是假设外设已处于就绪状态，数据传送时，程序就不必再去查询外设的状态，而直接执行,I/O,指令进行数据传输。,当简单外设作为输入设备时，其输入数据的保持时间相对于,CPU,的处理时间要长得多，所以可直接使用三态缓冲器与系统数据总线相连。,当简单外设作为输出设备时，由于外设的速度较慢，,CPU,送出的数据必须在接口中保持一段时间，以适应外设的动作，因此输出采用锁存器。,端口地址,译码器,三态,输入缓冲器,输出,锁存器,DB,AB,CE,CE,WR,M/IO,RD,&,&,来自输入,设备的数据,至输出设备,无条件传送方式的接口电路,2,查询传送方式,查询传送方式在传送数据前先查询外设的状态，当外设准备好时，,CPU,执行,I/O,指令传送数据；若未准备好时，则,CPU,等待。,要求,CPU,与外设间的接口电路需要两个端口：数据端口和状态端口。,优点：能较好地协调外设与,CPU,之间的定时关系，因而比无条件传送方式容易实现准确传送。,缺点,:,该方式需要不断查询外设的状态，大量时间花在等待循环中，当主机与中、低速外设交换信息时，大大降低了,CPU,利用率。,数据端口译码输出,DB,M/IO,输入设备,锁存器,三态,缓冲,器,(8),三态,缓冲,器,(1),端口,地址,译码,器,状态端口,译码输出,&,&,R,Q,D,STB,D,7,AB,RD,RD,+5V,查询传送方式输入接口电路,例,5-3,设接口电路中状态端口的地址为,STATUS,，数据端口的地址为,DATA,，则,CPU,读取输入设备的数据应执行下列程序段：,POLL:IN AL,STATUS,；,TEST AL,80H,；,JE POLL,；,IN AL,DATA,；,AB,M/IO,去,CPU DB,选通信号,D,7,输出设备,锁存器,WR,数据端口,译码输出,端口地址译码器,状态端口译码输出,RD,ACK,&,&,DB,三态,缓冲,器,+5V,D,Q R,查询传送方式输出接口电路,例,5-4,设接口电路中状态端口的地址为,STATUS,，数据端口的地址为,DATA,，则,CPU,将内存,STORE,单元的内容送至输出设备应执行下列程序段：,POLL:IN AL,STATUS,；,TEST AL,80H,；,JNE POLL,；,MOV AL,STORE,；,OUT DATA,，,AL,；,返 回,5.4.2,中断传送方式,含义,:,在中断方式下，外设掌握向,CPU,申请服务的主动权，当输入设备将数据准备好，或者输出设备已做好接收数据的准备时，向,CPU,发出中断请求信号，要求,CPU,为其服务。若此时中断允许触发器是开放的，则,CPU,暂停目前的工作，与外设进行一次数据传输，等,I/O,操作完成以后，,CPU,继续执行原来的程序。,优点,:,保证了,CPU,对外设的实时服务，又不会因对各,I/O,设备的随时关照而花费,CPU,太多的机时，使高速运行的,CPU,与速度参差不齐的各种外设之间形成了良好的匹配,(,并行工作,),关系，确保了,CPU,的高效率。,缺点,:,为了实现中断传送，要求在,CPU,与外设之间设置中断控制器，增加了硬件开销。,中断,请求,D Q,+5V,端口,译码,D,7,D,0,地址总线,RD,INTA,INT,输入设备,输入锁存器,数据,选通,中断,屏蔽,Q,触发器,三态缓冲器,中断方式输入的接口电路,返 回,5.4.3,直接存储器存取方式,DMA,控制器从,CPU,完全接管对总线的控制，数据交换不经过,CPU,，而直接在内存和,I/O,设备之间进行。,优点,:,传送速率很高，这对高速度大批量数据传送特别有用。,缺点,:,要求设置,DMA,控制器，电路结构复杂，硬件开销大,返 回,