数字电子技术：第六章时序逻辑电路.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,六章 时序逻辑电路,第一节 时序电路概述,第二节 同步时序电路的分析,第三节 同步时序电路的设计,第四节 异步时序电路,小结,本章学习重点,1.,掌握同步时序逻辑电路的分析方法,2.,掌握同步时序逻辑电路的设计方法,第,六章 时序逻辑电路,第一节 时序电路概述,组合电路与时序电路的区别,1.组合电路：,电路的输出,只与电路的输入有关，,与电路的,前一时刻,的状态无关。,2.时序电路：,电路在某一给定时刻的输出,取决于该时刻电路的输入,还取决于,前一时刻电路的状态,由触发器保存,时序电路：,组合电路,+,触发器,电路的状态与,时间,顺序有关,P333,式中：,t,n,、t,n+1,表示相邻的两个离散时间,组合电路,存储电路,Z,1,Z,n,W,1,W,h,Y,1,Y,K,X,1,X,n,输出状态,时钟信号,未注明,输出方程：,Z（t,n,）=,FX（t,n,），Y（t,n,）,状态方程：,Y（t,n+1,）=,GW（t,n,），,Y（t,n,）,控制方程:,W（t,n,）=,HX（t,n,），Y（t,n,）,时序电路的结构,输出信号,输入信号,现态,，或,原状态,次态,或,新状态,控制信号,第一节 时序电路概述,时序电路的分类,1.输出,Z（t,n,）,与现态,Y（t,n,）,及输入,X（t,n,）,的关系分：,Z（t,n,）=,FY（t,n,）,穆尔型（,Moore）,电路,FX（t,n,），Y（t,n,）,米莱型（,Mealy）,2.从控制时序状态的脉冲源来分：,时序电路,同步：,异步：,存储电路里,所有触发器,由一个,统一的时钟,脉冲源控制,没有统一的时钟脉冲,第一节 时序电路概述,第二节 同步时序电路分析,写各触发器的,控制函数,写电路的,输出函数,写触发器的,状态方程,作,状态转换表,及,状态转换图,作,时序波形图,描述电路的逻辑功能,同,步,时,序,电,路,的,分,析,方,法,输入端的表达式，,如,T、J、K、D。,组合电路的输出,特性方程,描述输入与状态转换关系的表格画出,时钟脉冲,作用下的输入、输出波形图,讲义,P334,同步时序电路分析,例 1：,某同步逻辑系统的逻辑模型如图5-3-4所示，试确定该系统 的逻辑行为特性。,解：,根据时序逻辑的基本分析概念可知，分析时序逻辑系统时应先根据电路模型建立逻辑模型，也就是不考虑内部电路特性，只关系电路的逻辑关系。然后根据逻辑模型列写出系统激励方程、输出方程和状态方程等。,（1）,列写系统激励方程和输出方程,。,输出方程为,激励方程为,同步时序电路分析,（2）,列写触发器的状态方程,根据,D,触发器的特征方程有：,（3）,根据激励方程、输出方程和状态方程列写系统状态转换表,。,0,1,1,0,同步时序电路分析,4）,绘制状态转换图,（5）,逻辑行为分析,分析可得到结论，该电路是模2计数器，由输入信号控制计数器的工作。输入信号为1开始计数工作，否则保持原态。,同步时序电路分析,例2：,已知某同步时序电路的逻辑图，试分析其逻辑功能。,解：,1.写出各触发器的控制函数和电路的输出函数。,控制函数：,T,1n,=,X,n,Q,1n,X,T,2n,=X,n,Q,1n,输出函数:,X,Q,1n,Q,2n,Z,n,=X,n,Q,2n,Q,1n,2.写状态方程,T,触发器的状态方程为：,将,T,1n、,T,2n,代入则得到两个触发器的状态方程,同步时序电路分析,3.作出电路的,状态转换表,及状态转换图,描述输入与状态转换关系的表格,现入,X,n,现 态,Q,2n,Q,1n,现控制入,T,2n,T,1n,次 态,Q,2n+1,Q,1n+1,现输出,Z,n,输入：输入信号、触发器的输入及现态量,输出：触发器的次 态及组合输出,Z,n,填表方法：,0 0,0 1,0,0,0,0,1 0,1 1,1,1,1,1,0 0,0 1,1 0,1 1,0 0,0,0 0,T,1n,=,X,n,T,2n,=X,n,Q,1n,Z,n,=X,n,Q,2n,Q,1n,X,n,Q,2n,Q,1n,所有组合,求,T,1n,T,2n,Z,n,由状态方程,求,Q,2n+1,Q,1n+1,T,1n,=,X,n,T,2n,=X,n,Q,1n,0 1,Z,n,=X,n,Q,2n,Q,1n,0,0 1,Q,1n+1,=X,n,Q,1n,Q,2n+1,0 1,0 0,0,1 0,0 0,0,1 1,0 0,0,1 0,1,1,0,1 1,0 1,0,0 0,1 1,1,同步时序电路分析,现 入,X,n,现 态,Q,2n,Q,1n,现控制入,T,2n,T,1n,次 态,Q,2n+1,Q,1n+1,现输出,Z,n,0 0,0 1,0,0,0,0,1 0,1 1,1,1,1,1,0 0,0 1,1 0,1 1,0 0,0,0 0,0 1,0,0 1,0 1,0 0,0,1 0,0 0,0,1 1,0 0,0,1 0,1,1,0,1 1,0 1,0,0 0,1 1,1,由状态表绘出状态图,电路状态,转换条件,转换方向,00,01,10,11,1/0,1/1,1/0,Xn,/Zn,1/0,0/0,0/0,0/0,0/0,同步时序电路分析,4.作时序波形图,初始状态,Q,2n,Q,1n,为00，输入,X,的序列为1111100111。,X=1,模4加计数,X=0,保持原态,0,1,0,0,1,0,1,1,1,0,0,0,0,1,0,0,1,0,0,0,1,0,1,0,X=1,模4,加计数,对于一些时序电路，从波形图更容易判断电路的逻辑功能,同步时序电路分析,由状态图得电路的逻辑功能：,电路是一个可控模4计数器。,X,端是控制端，时钟脉冲作为计数脉冲输入。,X=1,初态为00时，,实现模4,加计数;,X=0,时,保持原态。,电路属于米莱型、可控模4计数器电路。,输出不仅取决于电路本身的状态，而且也与输入变量,X,有关。,00,01,10,11,1/0,1/1,1/0,Xn,/Zn,1/0,0/0,0/0,0/0,0/0,5.逻辑功能描述（逻辑行为分析）,例3：,PLA,和,D,触发器组成的同步时序电路如图所示，要求：,（1）写出电路的驱动方程、输出方程。,（2）分析电路功能，画出电路的状态转换图。,D Q,0,Q,0,D Q,1,Q,1,D Q,2,Q,2,Q,CC,CP,解：（1）根据,PLA,与或阵列的输入/输出关系可直接得到各触发器的激励方程及输出方程：,D,0,=Q,0,+Q,1,Q,0,D,1,=Q,1,Q,0,+Q,1,Q,0,D,2,=Q,0,Q,2,+Q,2,Q,0,Q,CC,=Q,0,Q,1,Q,2,+,Q,0,Q,1,Q,2,D,0,=Q,0,+Q,1,Q,0,D,0,Q,0,Q,1,Q,2,（2）先设定电路的状态，根据触发器的激励方程和输出方程，可列出下表所示的电路状态转换表。,Q,2,Q,1,Q,0,D,2,D,1,D,0,Q,2,n+1,Q,1,n+1,Q,0,n+1,Q,CC,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,1 0 1,0 1 1,1 0 1,0 1 0,0 0 1,1 1 1,0 0 1,1 1 0,1 0 1,0 1 1,1 0 1,0 1 0,0 0 1,1 1 1,0 0 1,1 1 0,1,0,0,0,0,0,1,0,根据状态转换表，画出下图所示的电路状态转换图。,000,101,111,110,001,011,010,100,该电路是能够自启动的同步六进制计数器。,D,0,=Q,0,+Q,1,Q,0,D,1,=Q,1,Q,0,+Q,1,Q,0,D,2,=Q,0,Q,2,+Q,2,Q,0,Q,CC,=Q,0,Q,1,Q,2,+Q,0,Q,1,Q,2,写各触发器的,控制函数,写电路的,输出函数,写触发器的,状态方程,作,状态转换表,及,状态转换图,作,时序波形图,得到电路的逻辑功能,同,步,时,序,电,路,的,分,析,方,法,简单的电路可直接,绘出状态转换图,无要求可不画,同步时序电路分析,逻辑行为特性,说明：,同步时序逻辑电路中的冒险现象有两种：,组合电路部分引起的竞争冒险，使输出信号可能存在毛刺。,为了保证触发器可靠地翻转，触发脉冲与激励信号在时间配合上应满足一定的要求。然而，当激励信号和时钟信号同时改变，而且途径不同路径到达同一触发器时便可能产生竞争，引起触发器错误翻转，导致系统逻辑错误。,CP,(,输入正确),(,输入不正确),第三节 同步时序电路的设计,设计方法,同步时序电路设计举例,讲义,P433,同步时序电路设计,设,计,方,法,给定逻辑功能,写原始状态图,原始状态表,状态简化得最小化状态表,状态编码,选触发器类型，求控制函数、输出函数,画逻辑电路图,画出全状态图，检查,设计结果，如不符合,要求，重新设计。,讲义,P434,状态设计,检查电路能否自启动；仿真分析；消除毛刺影响,例1：,设计一“011”序列检测器，每当输入011码时，对应,最后一个1，电路输出为1。,解：,（1）画出原始状态图（或称转移图）与原始状态表,输入端,X：,输入一串行随机信号,输出端,Z：,当,X,出现011序列时，,Z=1；,否则,Z=0。,A,B,C,D,1/0,0/0,0/0,1/1,0/0,0/0,1/0,1/0,X,S,n,0,1,A,B,C,D,B/0,A/0,B/0,C/0,B/0,D/1,B/0,A/0,S,n+1,/Z,n,同步时序电路设计,（2）状态简化,X,S,n,0,1,A,B,C,D,B/0,A/0,B/0,C/0,B/0,D/1,B/0,A/0,S,n+1,/Z,n,原始状态表,等价状态,可以合并为一个状态,X,S,n,0,1,A,B,C,B/0,A/0,B/0,C/0,B/0,D/1,S,n+1,/Z,n,（3）,状态编码,00,01,10,11,尽量采用相邻代码,A,B,C,Q,1,Q,0,-,两个触发器状态,Q,1n+1,Q,0n+1,/Zn,X,Q,1n,Q,0n,0 0,0 1,0 1,1 0,01/0,00/0,01/0,10/0,01/0,00/1,同步时序电路设计,对任意输入，相应的次态和输出都相同。,X,S,n,0,1,A,B,C,B/0,A/0,B/0,C/0,B/0,A/1,S,n+1,/Z,n,（4）确定触发器类型，编写状态表，求控制函数及输出函数。,触发器类型：,选,T,触发器,编写状态表：,现 入,X,n,现 态,Q,1n,Q,0n,现控制入,T,1,T,0,次 态,Q,1n+1,Q,0n+1,现输出,Z,n,0,0,0,0 0,0 1,1 0,1,1,1,0 0,0 1,1 0,0,0,0,0,0,1,0 0,0 0,1 0,0 1,0 1,0 1,0,1,0,0,1 1,0 0,1 0,1,1,1）填,X=0,与,X=1,时,电路的现态与次态，,及相应的现输出。,2）填写相应的,1,、,0,的状态。,根据现态与次态,决定,T,值。,同：,T=0,不同：,T=1,3）填,1,、,0,的卡诺,图，求函数的表达式。,状态转换表,同步时序电路设计,X,Q,1n,Q,0n,0 0,0 1,0 1,1 0,01/0,00/0,01/0,10/0,01/0,00/1,表达式为：,Q,1,Q,0,取11组合的态未使用，在卡诺图中暂按无关项处理。,根据化简时约束项的使用情况，反填状态表，得全状态表。,T,0XQ,1,Q,0,为111时，以1对待；,XQ,1,Q,0,为011时，以0对待。,同步时序电路设计,现 入,X,n,现 态,Q,1n,Q,0n,现控制入,T,1,T,0,次 态,Q,1n+1,Q,0n+1,现输出,Z,n,0,0,0,0 0,0 1,1 0,1,1,1,0 0,0 1,1 0,0,0,0,0,0,1,0 0,0 0,1 0,0 1,0 1,0 1,0,1,0,0,1 1,0 0,1 0,1,1,状态转换表,0,0,1,1 1,0,1 1,现 入,X,n,现 态,Q,1n,Q,0n,现控制入,T,1,T,0,次 态,Q,1n+1,Q,0n+1,现输出,Z,n,0,0,0,0 0,0 1,1 0,1,1,1,0 0,0 1,1 0,0,0,0,0,0,1,0 0,0 0,1 0,0 1,0 1,0 1,0,1,0,0,1 1,0 0,1 0,1,1,功能状态转换表,1,1,1,0,0,1,0,0,全,同步时序电路设计,（,5,）画全状态图,0,0,1,1 1,0,1 1,现 入,X,n,现 态,Q,1n,Q,0n,现控制入,T,1,T,0,次 态,Q,1n+1,Q,0n+1,现输出,Z,n,0,0,0,0 0,0 1,1 0,1,1,1,0 0,0 1,1 0,0,0,0,0,0,1,0 0,0 0,1 0,0 1,0 1,0 1,0,1,0,0,1 1,0 01 0,1,1,全功能状态转换表,1,1,1,0,0,1,0,0,00,01,10,11,0/0,0/0,0/0,0/0,1/0,1/0,1/0,1/1,同步时序电路设计,（,6,）画逻辑电路图,同步时序电路设计,同步时序电路设计举例,例2：,设计一个模可变的同步递增计数器。当控制信号,0,时为三进制计数器；,时为四进制计数器。,解：,（1）作原始状态图,设,输入控制端：,输出端：,1,（三进制计数器的进位输出端）,2,（四进制计数器的进位输出端）,00,01,10,11,X/Z,1,，Z,2,0/0,0/0,0/1,1/0,1/1,（2）确定触发器类型，求控制,函数和输出函数。,触发器类型D,个数：2,根据触发器的激励表与原始状态图，作状态表。,1/0,1/0,X,00,01,10,11,0/0,0/0,0/1,1/0,1/1,1/0,1/0,0,1 1,现 入,X,现 态,Q,1,Q,0,现控制入,D,1,D,0,次 态,Q,1,Q,0,0,0,0,0 0,0 1,1 0,1,1,1,1,0 0,0 1,0 1,1 0,0 0,0,1,1,0,0 1,0,0,0,0,0,0,现输出,Z,1,Z,2,0,0,0,0,0,1,从卡诺图看出，约束项均未使用，按“0”处理填入表中，得全状态表。,0,1 1,0,0,0,0,0,0,输出：,状态转换表,全,举例,0,0,1,0 1,1 0,0,0,1 0,1 0,1 1,0,0,1,1,举例,（3）画出逻辑图,举例,4.画出全状态图,00,01,10,11,0/0,0/0,0/1,1/1,1/0,1/0,1/0,0/0,电路是一个自启动电路，完成设计要求。,仿真,0,1 1,现 入,X,现 态,Q,1,Q,0,现控制入,D,1,D,0,次 态,Q,1,Q,0,0,0,0,0 0,0 1,1 0,1,1,1,1,0 0,0 1,0 1,1 0,0 0,0,1,1,0,0 1,0,0,0,0,0,0,现输出,Z,1,Z,2,0,0,0,0,0,1,0,1 1,0,0,0,0,0,0,状态转换表,全,0,0,1,0 1,1 00,0,1 0,1 0,1 1,0,0,1,1,同步时序电路设计,举例,例3、,设计一个3位二进制码的串行奇偶检测器。该电路从输入端,X,串行输入二进制代码，每三位一组，当三位代码中含1的个数为偶数时，输出,Z,产生一个1输出，平时,Z,输出为0,。,解：,（1）根据题意，画出原始状态转换图和状态转换表,状态编码的三条原则,同步时序电路设计,举例,例4.用,D,触发器实现一个模8同步可逆计数器,解：,（1）分析题意，确定系统状态和输出，画出原始状态转换表和状态转换图（书中有误见,P439）,（2）状态化简,由设计要求可知，本例不需要进行状态化简。,（3）状态设计,根据设计要求，使用,D,触发器。本例有8个状态，需要使用3个,D,触发器，设其状态变量为,Q,2,、,Q,1,、,Q,0,，,状态分配情况如下：,状态1=000、状态2=001、,状态3=010、状态4=011、,状态5=100、状态6=101、,状态7=110、状态8=111。,(4)写出控制函数、,输出函数。,状态转换激励表,同学自己画逻辑电路,第四节 异步时序电路,脉冲,异步时序电路：,输入信号是脉冲信号,电平异步时序电路：,输入信号是电平,分,类,主要介绍异步时序电路的分析,1.各触发器的控制函数和时钟方程（和同步区别）,2.各触发器的状态方程,3.态序表及状态转换图,4.时序图,5.最后得到电路的逻辑功能。,脉冲异步时序电路分析步骤：,第四节 异步时序电路,例：,分析图示时序电路。,解：,该电路是异步,注：,异步电路的分析应考虑时钟信号,0,2,1,2 1 0,异步时序电路分析,（1）各触发器的控制函数和时钟方程,（2）各触发器的状态方程,方程成立无时,钟，保持原态。,1）,J,0,=0，K,0,=1，,置0状态。,2）,J,0,=K,0,=1，,计数状态。,2号触发器,Q,2,为0的情况多于1，因此，0号触发器常处于计数状态。,J,1,=K,1,=1,1,号触发器处于计数状态，但且仅当,Q,0,为下降沿的时候。,1）,J,2,=0，K,2,=1，,置0状态。,2）,J,2,=K,2,=1，,计数状态。,2号触发器,J,2,为0的情况多于1，因此，2号触发器常处于置0状态。,异步时序电路分析,（3）态序表,计数脉冲,CP,Q,2,Q,1,Q,0,CP,2,CP,1,CP,0,0,0,0,0,0,0,0,1,0,0,1,1,1,0,2,0,1,0,1,1,1,3,0,1,1,1,1,0,4,1,0,0,1,1,1,5,0,0,0,1,1,0,“,1,”表示,有,时钟跳变沿,“,0,”表示,无,时钟跳变沿,模5异步,计数器,异步时序电路分析,时序图,电路为一模5异步计数器,逻辑功能：,设初态 为：,000,0,0,0,小 结,时序电路由记忆电路和组合电路两部分组成，具有,存储作用。,时序电路可分为同步和异步时序电路、穆尓型和米萊型。,同步时序电路的分析,同步时序电路的设计,同步时序电路,异步时序电路,脉冲异步时序电路,主要介绍脉冲异步时序电路的分析,步骤,步骤,步骤,同步时序电路分析,写各触发器的,控制函数,写电路的,输出函数,写触发器的,状态方程,作,状态转换表,及,状态转换图,作,时序波形图,得到电路的逻辑功能,同,步,时,序,电,路,的,分,析,步,骤,简单的电路可直接,绘出状态转换图,无要求可不画,返回,同步时序电路设计,设,计,步,骤,给定逻辑功能,写原始状态图,原始状态表,状态简化得最小化状态表,状态编码,选触发器类型，求控制函数、输出函数,画逻辑电路图,画出全状态图检查设计，如不,符合要求，重新设计,返回,异步时序电路分析,1.各触发器的控制函数和时钟方程 （和同步区别）,2.各触发器的状态方程,3.态序表及状态转换图,4.时序图,5.最后得到电路的逻辑功能。,返回,计科第六章 作业,三、讲义,P457,（旧书,P461),，习题6-10、6-11,二、讲义,P389,（旧书,P391,），习题5-11、5-14、5-15、5-18,一、讲义,P389,（旧书,P390,），习题5-10,状态编码的三条原则：,如果某些的次态组合相同，或在某些输入条件下次态相同，应尽可能给这些状态分配相邻的代码；,当两个或多个状态是某一个状态的新态时，应尽量给这些状态分配有相邻的状态；,输出完全相同的状态应尽可能分配相邻的代码。,返回,