数字集成电路英文课件：Chapter 3-2Fabrication, Layout and Simulation.ppt

单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,*,单击此处编辑母版标题样式,*,Chapter 3:Fabrication,Layout and Simulation,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,2,Outline,CMOS,工艺流程,集成电路版图基础,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,3,什么是版图？,版图（,layout,）是集成电路设计者将设计、模拟和优化后的电路转化为一系列的几何图形，他包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。集成电路厂家根据这些数据来制造掩膜。,根据复杂程度，不同工艺需要几层到十几层掩膜，一层掩膜对应一种工艺制造中一道或几道工序。掩膜的图形决定着芯片上器件或连接物理层的尺寸。,因此，版图上的几何图形尺寸与芯片上物理层尺寸直接相关。,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,4,第一部分 集成电路中的制作与设计,制作过程,基本版图流程,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,5,1.1,集成电路制作过程,-1,集成电路设计,版图,(layout),V,in,V,out,V,DD,M,P,M,N,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,6,1.1,集成电路制作过程,-2,集成电路设计,版图,(layout),制版,掩膜板,(mask),流水加工,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,7,1.1,集成电路制作过程,-3,集成电路设计,版图,(layout),制版,掩膜板,(mask),流水加工,硅圆片,(wafer),Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,8,1.1,集成电路制作过程,-4,集成电路设计,版图,(layout),制版,掩膜板,(mask),流水加工,硅圆片,(wafer),划片,裸片,(die),Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,91.1,集成电路制作过程,-5,集成电路设计,版图,(layout),制版,掩膜板,(mask),流水加工,硅圆片,(wafer),划片,裸片,(die),封装,封装后芯片芯片,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,10,1.1,集成电路制作过程,-6,集成电路设计,版图,(layout),制版,掩膜板,(mask),流水加工,硅圆片,(wafer),划片,裸片,(die),经历一个从电路原理图到版图到制作芯片的过程,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,11,1.2,基本版图流程,-1,以,CMOS,反相器举例，描述版图流程,V,in,V,out,V,DD,M,P,M,N,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,12,1.2,基本版图流程,-2,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,13,1.2,基本版图流程,-3,硅栅,CMOS,工艺版图和工艺的关系,-1,N,阱,在,N,阱的封闭图形处，窗口注入形成,P,管的衬底,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,14,1.2,基本版图流程,-4,硅栅,CMOS,工艺版图和工艺的关系,-2,有源区,-,做晶体管的区域（,D,G,S,B,区），封闭图形处是氮化硅掩蔽层，该处不会长场氧化层,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,15,1.2,基本版图流程,-5,硅栅,CMOS,工艺版图和工艺的关系,-3,多晶硅,做硅栅和多晶硅连线。封闭图形处，保留多晶硅,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,16,1.2,基本版图流程,-6,硅栅,CMOS,工艺版图和工艺的关系,-4,有源区注入,N,+,区。做,NMOS,源漏区及,N,阱连接区的注入,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,17,1.2,基本版图流程,-7,硅栅,CMOS,工艺版图和工艺的关系,-5,有源区注入,P,+,区。做,PMOS,源漏区及衬底连接区的注入,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,18,1.2,基本版图流程,-8,硅栅,CMOS,工艺版图和工艺的关系,-6,接触孔,多晶硅，扩散区和金属线,1,接触端子,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,19,1.2,基本版图流程,-9,硅栅,CMOS,工艺版图和工艺的关系,-7,金属,1,做金属互联线，封闭图形处保留铝,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,20,1.2,基本版图流程,-10,硅栅,CMOS,工艺版图和工艺的关系,-8,现有工艺一般为多层金属布线，因而需要在金属互联线与金属互联线之间加做通孔,通孔,两层金属连线之间连接的端子,金属,2,做金属互联线，封闭图形处保留铝,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,21,1.2,基本版图流程,-11,反相器版图与电路原理图,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,22,第二部分,CMOS,集成电路中元器件的版图,MOS,晶体管,集成电阻,集成电容,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,23,2.1 MOS,晶体管的版图和结构,-1,简介,MOS,晶体管是最基本的有源器件，在,CMOS,工艺中包含,PMOS,和,NMOS,两种，可用作跨导元件、开关、有源电阻和,MOS,电容。,在物理版图中,只要一条多晶硅跨过一个有源区就形成了一个,MOS,晶体管,将其,D,G,S,B,四端用连线引出即可与电路中其它元件连接。,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,24,2.1 MOS,晶体管的版图和结构,-2 NMOS,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,25,2.1 MOS,晶体管的版图和结构,-3 PMOS,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,26,2.1 MOS,晶体管的版图和结构,-4 MOS,晶体管的隔离,在集成电路中，两个无关的晶体管都用场氧进行隔离,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,27,2.2,集成电阻,-1,简介,电阻,两端元件,最基本的无源元件之一，是输入输出静电保护电路，模拟电路中必不可少的元件,方块电阻、线性和寄生效应,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,28,2.2,集成电阻,-2,多晶硅电阻,多晶硅电阻做在场区上,采用额外的高阻,blocking,层，使其方块电阻变大，可制作阻值很大的电阻,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,29,2.2,集成电阻,-3 N,阱电阻,因为阱是低掺杂的,方块电阻较大,因此大阻值的电阻亦可以用阱来做,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,30,2.2,集成电阻,-4 MOS,管电阻,工作在线性区的,MOS,管可用作电阻,它是一个可变电阻，其变化取决于各端电压的变化，电阻值为：,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,31,2.2,集成电阻,-5,导线电阻,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,32,2.3,集成电容,-1,简介,电容,两端元件,最基本的无源元件之一，是电源滤波电路，信号滤波电路，开关电容电路中必不可少的元件,单位面积电容，线性，寄生效应,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,33,2.3,集成电容,-2,多晶硅,-,扩散区电容,电容作在扩散区上,它的上极板是第一层多晶硅，下极板是扩散区,中间的介质是氧化层,需要额外加一层掩膜板,单位面积电容小于栅电容,底板存在寄生电容,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,34,2.3,集成电容,-3,多晶硅,-,多晶硅电容,电容作在场区上,它的两个电极分别是两层多晶硅,中间的介质是氧化层,典型值：,0.7fF/um,2,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,35,2.3,集成电容,-4,金属,-,金属电容,(MIM cap),在先进的,CMOS,工艺中，金属互联层较多，对于混合工艺，可用最高的两层金属来做,MIM cap,，做,MIM cap,的金属之间的氧化层比较薄，因此需要额外的版,版图与结构与,poly-ploy,电容类似，只是其上极板为专门的,MIM cap,金属层，下极板为次高层金属,因用高层金属实现，故底板寄生电容小、电容品质高,典型值：,1fF/um*um,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,36,2.3,集成电容,-5 MOS,电容,结构和,MOS,晶体管一样，是一个感应沟道电容，当栅上加电压形成沟道时电容存在。一极是栅，另一极是沟道，沟道这一极由,S(D),端引出。,电容的大小取决于面积,氧化层的厚度及介电常数,单位面积电容最大的电容,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,37,第三部分 版图设计规则,引言,设计规则（,Topological Design Rule,）,0.6um CMOS,工艺拓扑设计规则,版图设计准则,以匹配设计举例,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,38,3.1,引言,-1,芯片加工：从版图到裸片,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,39,3.1,引言,-2,加工过程中的非理想因素,制版光刻的非理想因素,多层板的套准问题,表面不平准问题,流程中的扩散和刻蚀问题,梯度效应,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,40,3.1,引言,-3,解决办法,厂家提供的设计规则（,Topological Design Rule,），确保完成设计功能和一定的芯片成品率，除个别情况外，设计者必须遵循,设计者的设计准则（,Rule,for performance,），用以提高电路的某些性能，如匹配，抗干扰，速度等等,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,41,3.1,引言,-4,常用的有两种方法可以用来描述设计规则：,微米,(micron),规则：以微米为分辨单位；,(lambda),规则：以特征尺寸为基准。,通常以特征尺寸的一半为单位。,如：特征尺寸,L,为,1um,时，,为,0.5um,。,设计规则通常包括：,规定图形和图形间距的最小容许尺寸,规定各分版间的最大允许套刻偏差,基本原则：,需要考虑工艺设备状况,(,如光刻机的分辨率和对准精度,),和工艺技术水平（如工艺加工中图形尺寸侧向变化量和控制）,避免寄生效应对集成电路的功能与电学性能的有害影响,Digital Integrated CircuitsFaculty of Materials and Energy,GDUT,42,3.2,设计规则,-1,基本定义,请牢记这些名称的定义,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,43,3.2,设计规则,-2 N,阱,PW:,没有被,NW,包围的地方全部视为,PW,准则序号,规则描述,尺寸,(um),1.a,阱的最小宽度,3.0,1.b,不同电位阱的阱间距,4.8,1.c,相同电位阱的阱间距,1.5,这个,N,阱的电位与左边两个,N,阱电位是不同的，因为没有任何导线连接,由于有导线连接，所以这两个,N,阱电位相同。,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,44,3.2,设计规则,-3,有源区或者薄氧化层,-1,准则序号,规则描述,尺寸,(um),2.a,沟道最小宽度,0.75,2.b,用于互联的有源区最小宽度,0.6,2.c,有源区最小间距,1.2,2.d,N,阱对,N,+,有源区最小覆盖,0.4,2.e/2.f,N,阱距阱外,N,+,区最小宽度,1.8/4.0,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,45,3.2,设计规则,-4,有源区或者薄氧化层,-2,准则序号,规则描述,尺寸,(um),2.g,N,阱对,P,+,有源区最小覆盖,1.8,2.h,N,阱距阱外,P,+,区最小宽度,0.4,2.i,多晶硅栅与薄氧化层最小间距,0.75,2.j,P+,区与,N+,区最小间距,0/1.2,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,46,3.2,设计规则,-5,多晶硅,准则序号,规则描述,尺寸,(um),3.a/3.b,PMOS/NMOS,多晶硅最小宽度,0.6,3.c,用于互联的多晶硅最小宽度,0.6,3.d,多晶硅,-,多晶硅之间最小间距,0.75,3.e,场区上多晶硅与有源区最小间距,0.3,3.f,有源区对多晶硅最少覆盖,0.8,3.g,硅栅最小出头量,0.6,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,47,3.2,设计规则,-6 N/P,型注入,准则序号,规则描述,尺寸,4.a,注入区最小宽度,0.9,4.b,同型注入区最小间距,0.9,4.c/4.d,注入区与有源区之间最小间距,0.75,4.e,N,型注入区与多晶硅最小间距,0.75,4.f,P,型注入区对多晶硅的最小覆盖,0.75,4.g,注入区与有源区的最小交叠0.45,4.h,注入区对有源区的最小围绕,-,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,48,3.2,设计规则,-7,接触孔,5.a,接触孔最小宽度,0.6,5.b,接触孔与接触孔最小间距,0.6,5.c,接触孔与多晶硅最小间距,0.6,5.d,接触孔与有源区最小间距,0.6,5.e,有源区对接触孔的最小覆盖,0.35,5.f,多晶硅对接触孔的最小覆盖,0.4,5.g,注入区对接触孔的最小覆盖,0.4,5.i,j,k,分别针对,butting contact,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,49,3.2,设计规则,-8,金属互联线,6.a,金属互联线最小宽度,0.9,6.b,金属互联线之间间距,0.8,6.c,互联线对接触孔的最小覆盖,0.3,6.d,金属互联线之间间距（,10um,）,1.3,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,50,3.2,设计规则,-8,通孔,-,两层金属之间连接孔,7.a,通孔最小宽度,0.7,7.b,通孔之间间距,0.7,7.c,互联线对通孔的最小覆盖,0.4,7.d,接触孔与通孔最小间距,0,7.e,通孔与多晶硅最小间距,0,7.f,通孔与有源区最小间距,0,7.g,多晶硅对通孔最小覆盖,0,7.h,有源区对通孔最小覆盖,0,7.i,互联线,(10um),对通孔的最小覆盖,1.5,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,51,3.3,版图设计准则,匹配,抗干扰,寄生优化,可靠性（后三部分请参考模拟电路版图艺术）,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,52,3.3.1,匹配设计,-1,生活中我们经常会遇到这样的事情：收听,CD,播放器的时候,左右耳脉里发出的声音经常不一样，甚至当有人打开窗户的瞬间或者打开室内空调的过程中，随着温度的变化，,CD,发出的声音也会随之发生变化，因此我们就不厌其烦地调来调去。同样的情况也会发生在手机和接受机中。我们希望无论是,CD,播放器还是其它音响，它们相搭档的器件反应完全一样。也就是说，其中一个放大器的频率和幅值能完全符合并跟踪另一个运放的频率和幅值响应，达到这一目标的方法之一就是匹配。,实现匹配过程中，版图设计是一个非常重要的环节。一个优秀的版图可以大大提升一个设计。,在集成电路中，集成元件的绝对精度较低，如电阻和电容，误差可达,20%30%由于芯片面积很小，其经历的加工条件几乎相同，故同一芯片上的集成元件可以达到比较高的匹配精度，如,1%,，甚至,0.1%,模拟集成电路的精度和性能通常取决于元件匹配精度,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,53,3.3.1,匹配设计,-2,失配：测量所得的元件值之比与设计的元件值之比的偏差,归一化的失配定义：,设,X,1,X,2,为元件的设计值，,x,1,x,2,为其实测值，则失配,为：,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,54,3.3.1,匹配设计,-3,失配的原因：,随机失配：尺寸、掺杂、氧化层厚度等影响元件值的参量的微观起伏,(fluctuation),随机失配可通过选择合适的元件值和尺寸来减小,系统失配：工艺偏差，接触孔电阻，扩散区相互影响，机械压力，温度梯度等,系统失配可通过版图设计技术来降低,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,55,3.3.1,匹配设计,-4,随机统计起伏,(Fluctuations),周边起伏,(peripheral fluctuations),发生在元件的边沿,失配随周长的增大而减小,区域起伏,(area fluctuations),发生在元件所覆盖的区域,失配随面积的增大而减小,影响电容值（与面积有关）、电阻值（取决于宽度）和,MOS,管的阈值电压（取决于掺杂）,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,56,3.3.1,匹配设计,-5,系统失配,工艺偏差,(Process Bias),：在制版、刻蚀、扩散、注入等过程中的几何收缩和扩张，所导致的尺寸误差,接触孔电阻：对不同长度的电阻来说，该电阻所占的分额不同,多晶硅刻蚀率的变化：刻蚀速率与刻蚀窗的大小有关，导致隔离大的多晶宽度小于隔离小的多晶宽度,扩散区相互影响：同类型扩散区相邻则相互增强，异类型相邻则相互减弱,梯度效应：压力、温度、氧化层厚度的梯度问题，元件间的差异取决于梯度和距离,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,57,3.3.1,匹配设计,-6,使需要匹配的器件所处的光刻环境一样，称之为匹配设计。,匹配分为横向匹配、纵向匹配和中心匹配。实现匹配有三个要点需要考虑：需要匹配的器件彼此靠近、注意周围器件、保持匹配器件方向一致。遵守这,3,条基本原则，就可以很好的实现匹配了。,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,58,3.3.1,匹配设计,-7,以电阻为例,-,根器件法,-1,有时侯我们会遇到两个或者两个以上的而且阻值不同的电阻需要匹配。如下图所示，如何将这,5,个阻值不同的电阻做成最优化的匹配呢？,首先，尽可能把这些电阻靠近放置，这是基本的要求,其次，要使这些电阻保持同一个方向,找出一个中间值，用,1K,的电阻作为值将电阻串联和并联起来。,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,59,3.3.1,匹配设计,-8,以电阻为例,-,根器件法,-2,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,60,3.3.1,匹配设计,-9,以电阻为例,-,交叉法,采用指状交叉法是一项非常好的技术，不仅适用于电阻，也同样适用于其他任何器件，只要是两个或者两个以上就可以交叉排列，布线用上下行走的蛇形线。,交叉法遵循了其中两个基本原则：所有器件靠近放置，保持同一个方向,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,61,3.3.1,匹配设计,-10,以电阻为例,-虚拟器件法,-1,虚拟器件法：基于工艺的考虑而实现匹配,当这些电阻开始被腐蚀的时候，位于中间的器件所处的环境肯定与两边的不同，位于两边的器件所受的腐蚀会比中间的器件多一些，这一点点的区别也许会对匹配产生非常不可预知的结果。,为了使上述电阻在加工上面也保持一致，最简单的办法就是在两边分别放置一个,“,虚拟电阻,”,（,“,dummy resister,”,），而实际上它们在电路连线上没有与其它任何器件连接，它们只是提供了一些所谓的,“,靠垫,”,，以避免在两端过度刻蚀。这就是虚拟器件,保证所有器件刻蚀一致，如图所示,:,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,62,3.3.1,匹配设计,-11,以电阻为例,-,虚拟器件法,-2,当你需要这些器件高度匹配的时候,也可以在四周都布满虚拟器件,防止在四边的过度腐蚀，以保证每个器件的周围环境都一致。其缺点就是这种方法会占用很大的面积，采用时应多多考虑实际项目的需要。如图所示：,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,63,3.3.1,匹配设计,-11,以电阻为例,-,共心法,-1,把器件围绕一个公共的中心点放置称为共心布置,如图所示。现有的集成工艺中，它可以降低热梯度或工艺存在的线性梯度。热梯度是由芯片上面的一个发热点产生的，它会引起其周围的器件的电气特性发生变化。离发热点远的器件要比离发热点近的器件影响要小。共心技术使热的梯度影响在器件之间的分布比较均衡。,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,64,3.3.1,匹配设计,-12,以电阻为例,-,共心法,-2,如果我们只有两个器件需要匹配，就可以采用一种特殊的共心设计法，即,“,四方交叉法,”,。这种方法是将需要匹配的两个器件一分为二，交叉放置，尤其适用于两个,MOS,器件。,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,65,3.3.1,匹配设计,-13,匹配信号路径,差分逻辑是模拟电路中常见的结构，是一种需要高度匹配的逻辑电路,对于器件的匹配我们已经在上面介绍了很多种方法，真正要实现电路的匹配效果好，不但要保证器件的匹配，也要充分考虑信号线上面的相互匹配。无论是信号线的长度宽度还是产生的寄生参数都是我们必须认真考量的。,在差分逻辑中，具有高度匹配的路径长度和连线导线是关键。我们经常在设计版图过程中发现其中的一条需要与另外一条匹配的信号线被其它的器件或连线挡住了，从而造成两条线路的长度不同，因此破坏了匹配的要求。通过波形分析我们也可以清晰的看到异样，所以我们要尽可能保证需要匹配的导线长度也要一致,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,66,3.3.1,匹配设计,-14,尽量采用较大尺寸的器件,大多数情况下我们都会采用沟道长度较大的模拟器件,但与此同时也会带来另外一个问题,那就是寄生参数也会随之变大,通常我们会尽可能多打一些孔以减少电阻,还有一种方法就是将,W/L,较大的器件拆分成几个器件，再加入两个,DUMMY POLY,保证器件在光刻时的程度一致,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,67,3.3.1,匹配设计,-15,总结,尽量将匹配的器件靠近放置,保持器件的方向一致,选择一个中间值作为根部件,共心法,交叉法,采用虚拟器件法,对于两个器件的匹配采用四方交叉法,布线产生的寄生参数一致,使器件宽度一致,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,68,第四部分 版图分析,两输入端与非门,两输入端或非门,三输入端或门,三输入端与门,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,69,4.,例,-1,两输入与非门电路,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,70,4.,例,-2,两输入或非门电路,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,71,4.1,例,-3,三输入端或门,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,72,4.1,例,-4,三输入端与门,Digital Integrated Circuits,Faculty of Materials and Energy,GDUT,73,73,