第二章-微处理器及其体系结构讲课教案.ppt

微机原理及接口技术,第二级,第三级,第四级,第五级,微机原理及接口技术,第二章 微处理器及其体系结构,2,1,微处理器的性能指标和技术特点,2.1.1,微处理器的主要性能指标,1.,主频,主频也叫时钟频率，单位是,MHz,，用来表示,CPU,的运算速度。,CPU,的主频外频,倍频系数。,2.,外频,外频是,CPU,的基准频率，单位也是,MHz,。,CPU,的外频决定着整块主板的运行速度。在台式机中，所说的超频，都是超,CPU,的外频，一般情况下，,CPU,的倍频都是被锁住的。,3.,倍频系数,倍频系数是指,CPU,主频与外频之间的相对比例关系。,4,、位和字长,位：,在数字电路和计算机技术中采用二进制，代码只有“,0”,和“,1”,，其中无论是“,0”,或是“,1”,在,CPU,中都是一“位”。,字长：,计算机技术中对,CPU,在单位时间内（同一时间）能一次处理的二进制数的位数叫字长。,5,、高速缓存,Cache,高速缓存大小也是,CPU,的重要指标之一，而且缓存的结构和大小对,CPU,速度的影响非常大。,基本原理：,把速度较快的,Cache,集成到,CPU,内部，,Cache,复制了频繁使用的数据及其在内存中的地址，当处理器引用内存地址时，先检查,Cache,中有无此地址，若有则将数据返回，不需访问内存，若无则从内存读取。,6,、,CPU,内核电压和,I/O,工作电压,从,586CPU,开始，,CPU,的工作电压分为内核电压和,I/O,电压两种，通常,CPU,的核心电压小于等于,I/O,电压。,7,、指令集和扩展指令集,CPU,依靠指令来计算和控制系统，每款,CPU,在设计时就规定了一系列与其硬件电路相配合的指令系统。指令的强弱也是,CPU,的重要指标，指令集是提高微处理器效率的最有效工具之一。,补充：指令和程序的解释方式,2.2 8086 CPU,内部结构,2.2.1 8086,微处理器的内部结构,8086/8088 CPU,的内部是由两个独立的工作部件构成,分别是,执行部件,EU,(Execution Unit),和,总线接口部件,BIU,(Bus Interface Unit),。图中虚线右半部分是,BIU,左半部分是,EU,。两者并行操作,提高了,CPU,的运行效率。,下面分别介绍,EU,和,BIU,两者的功能：,执行部件,EU,功能：,执行指令并暂存运算结果,结构：,(1),16,位算术逻辑单元,ALU,;,(2),16,位标志寄存器,F,;,(3),数据暂存寄存器,(,与编程无关,即不对用户开放,),(4),通用寄存器组：数据寄存器（,AX,、,BX,、,CX,、,DX,），指针寄存器（,SP,、,BP,），变址寄存器,(SI,、,DI),(5),EU,控制电路：内部电路,不对用户开放,总线接口部件,BIU,功能：,实现,8086CPU,与存储器和外部设备之间的数据传送。,任务：,(1),从内存取指令到指令队列缓冲器,;,(2),取数据到运行单元进行运算并将运算结果送到目的单元,(,内存或外设端口,);,(3),重叠实现取指令与执行指令！,指令队列缓冲器,结构：,指令队列缓冲器为,6,字节,(8088,只有,4,字节,),容量的,FIFO,。,设立指令队列缓冲器的目的是为了实现重叠解释指令。,工作原理：,缓冲器中只要有一条指令,EU,就开始执行,;,缓冲器中只要有两个字节为空,BIU,便自动执行取指操作,;,当,EU,执行完转移、调用和返回等切换程序流程的指令时,缓冲器中原来的内容将被清除,BIU,从内存中新的位置开始重新预取指令填入队列中。,地址发生器,组成：,地址加法器、指令指针,IP,和段寄存器。,设立地址加法器的目的：,内部地址寄存器都是,16,位,其编址范围只能达到,64K,，,8086 CPU,地址总线有,20,位,为了实现每个段的访存范围为,1M,需要加法器形成,20,位地址。,工作原理：,段寄存器内容,16,+,偏移地址,(IP,或指令中的操作数地址给出,),。,2.2.2 8086,的寄存器结构,1.,通用寄存器,通用寄存器共有,8,个,又可分为两组。,(1),数据寄存器。数据寄存器可以用于存放,8,位或,16,位的二进制操作数,这些操作数可以是参加操作的原始数据、运算得到的中间结果,也可以是操作数的地址。大多数算术和逻辑运算指令都可以使用这些寄存器。,在,8086,微处理器中,数据寄存器有,4,个,累加器,AX(Accumulator),、基址寄存器,BX(Base),、计数寄存器,CX(Count),、数据寄存器,DX(Data),。,每个,16,位数据寄存器可分为高,8,位,(AH,、,BH,、,CH,和,DH),和低,8,位,(AL,、,BL,、,CL,和,DL),可分别寻址,独立操作。,(2),指针寄存器和变址寄存器,指针寄存器和变址寄存器一般用来存放地址偏移量,用于堆栈操作和变址运算中计算操作数的有效地址。,指针寄存器指的是堆栈指针寄存器,SP,(Stack Pointer),和基址指针寄存器,BP,(Base Pointer),其中,SP,用来指示堆栈顶部单元的位置,实现堆栈操作,而,BP,用来存放在现行堆栈段中的一个数据区的基地址。,变址寄存器包括源变址寄存器,SI,(Source Index),和目的变址寄存器,DI,(Destination Index),分别用来存放源操作数和目的操作数的偏移地址。,2,段寄存器,3,.,指令指针,IP,(Instruction Pointer),指令指针,IP,是一个,16,位专用寄存器,程序运行时,它始终指向,EU,要执行的下一条指令所在单元。当,EU,执行本条指令时,IP,中的内容自动增量,以指向下一条指令所在的内存单元需要,注意,的是,程序中不能随意对,IP,进行存取操作,只有转移指令、子程序调用和返回指令以及中断处理时才能对,IP,的内容进行修改和设置。,DEBUG,中标志的表示,缩写字母的全称,OF,溢出,(,是,/,否,)OV Overflow,，,NV Not Overflow,DF,方向,(,减量,/,增量,)DN DowN UP UP,IF,中断,(,允许,/,关闭,)EI Enable Interrupt,DI Disable Interrupt,SF,符号,(,负,/,正,)NG NeGative,PL PLus,ZF,零,(,是,/,否,)ZR ZeRo,NZ Not Zero,AF,辅助进位,(,是,/,否,)AC Auxiliary Carry,NA Not Auxiliary,PF,奇偶,(,是,/,否,)PE Parity Even,PO Parity Odd,CF,进位,(,是,/,否,)CY CarrY,NC Not Carry,举例,在,DOS,下,输入,Debug,-R,得到以下内容,:,AX=0000 BX=0000 CX=010A DX=0000 SP=FFFE BP=0000 SI=0000 DI=0000 DS=18E4 ES=18E4 SS=18E4 CS=18E4 IP=0100 NV UP DI PL NZ NA PO NC,其中“,NV UP DI PL NZ NA PO NC”,分别代表标志位,OF,、,DF,、,IF,、,SF,、,ZF,、,AF,、,PF,、,CF,是多少？,2.3 8086,微处理器引脚功能,分时复用就是一个引脚在不同的时刻具有两个甚至多个作用,最常见的总线复用是数据和地址引脚复用,总线复用的目的是为了减少对外引脚个数,8086/8088CPU,的数据地址线采用了总线复用方法,名词：什么是分时复用？,通常在信号名称加,上划线（如：,MX,）或星号（如：,MX*,）,表示低电平有效,8086,是,Intel,公司的第三代微处理器,16,位微处理器,。,它具有如下特点,:,采用,分时复用,技术,在不同时刻通过相同引脚传送不同的信息,从而减少了引脚数量。,在两种不同的工作方式下,部分引脚具有两种不同的功能定义。,一、引脚功能,8086,的,40,条引脚信号按功能分为,4,部分,即地址总线、数据总线、控制总线以及其它,(,时钟和电源,),引脚。,地址总线和数据总线,数据总线,用来在,CPU,和内存,(,或,I/O,设备,),之间传递数据,地址总线,用于传送,CPU,产生的内存单元,(,或,I/O,端口,),的地址。前者为,16,位双向三态总线,后者为,20,位输出三态总线,其中,:,AD,15,AD,0,为,地址,/,数据分时复用总线,。,在每个总线周期的开始,用作地址总线的低,16,位,以给出内存单元或,I/O,端口,),的地址。其它时间作为数据总线,用于传输数据。当采用,DMA,方式时，浮空。,A,19,A,16,/S,6,S,3,为,地址,/,状态,分时复用总线。,在每个总线周期开始,用作地址总线的高,4,位,以给出内存单元的高,4,位地址,;,在,I/O,操作时,这,4,位置“,0”,。在总线周期的其它时间,这,4,条信号线指示,CPU,的状态信息,其中,S,6,恒为低电平,;,S,5,反映标志寄存器中,IF,的当前值,;,S,4,和,S,3,表示正在使用哪个段寄存器。,BHE/,S,7,为,高,8,位数据总线允许,/,状态,分时复用引脚。,在总线周期的开始,用以对字节组织的存储器或,I/O,接口实现高位或低位字节的选择。,在总线周期的其它时间,该引脚输出备用状态信号,S,7,。,2.,控制总线,控制总线是传送控制信号的一组信号线,其中有些是输出线,用来传送,CPU,送至其它部件的控制命令,;,有些是输入线,由外部向,CPU,输入状态及请求信号,(,复位、中断请求等,),。,8086,的控制总线中有一条,MN/MX,线,即,最小,/,最大,方式控制线,用于决定,8086,的工作方式。当其接,+5V,时,8086,处于最小方式,;,当其接地时,8086,处于最大方式。,以下几条不受,MN/MX,影响的控制线,:,读控制信号,RD,三态,输出。,准备就绪信号,READY输入。,可屏蔽中断请求信号,INTR,输入。,非屏蔽中断请求信号,NMI,输入。当该引脚上产生从低电平到高电平的正跳变时,表示外部向,CPU,发出非屏蔽中断请求。,等待测试控制信号,TEST,输入。与,WAIT,指令配合使用。,复位信号,RESET,输入。当其为高电平时,系统进入复位状态。,3.,其它信号,时钟信号,CLK,输入,该信号为,8086,提供基本的定时脉冲。,电源,Vcc,输入。要求接,+5 V10%,。,地线,GND,。,2.2.5,总线周期简介,时钟周期,时钟信号振荡周期。,时钟周期是,CPU,的基本时间计量单位，它由计算机主频决定，例如,8086,主频为,f=5MHz,，一个时钟周期,T=1/f=1/5M=0.2us,。,总线周期,CPU,通过总线读,/,写一次数据所需时间。,8086/8088,中，一个最基本的总线周期由,4,个,时钟周期组成。,指令周期,CPU,执行一条指令所需时间。不同指令的指令周期的长短是不同的，因为指令的字节数是不同的，取这些指令所需要的时间就有很大的不同，执行这些指令的时间也就不同了。,1.,时钟及时钟信号发生器,2.,典型的,8086,总线周期波形,T1:CPU,向总线发出地址信息，以指示要寻址的存储单元或外设端口的地址。,T2:CPU,从总线上撤消地址，而使总线的低,16,位置成高阻状态，为传输数据做准备。,T3:,总线的低,16位上出现由,CPU,写出的数据或,CPU,从存储器、,I,O,端口读入的数据。,如果外设或存储器“数据未准备好”，,CPU,会在,T3,之后,TW,等待状态，当“,Ready,线上发出“准备好”信号，,CPU,接收到这一信号后，会自动脱离,TW,状态而进入,T4,状态。,2.2.6 8086,的工作方式,8086,有,最小,和,最大,两种基本的工作方式,最小方式一般用于构成一个小型的单处理机系统,而最大方式一般用于多处理机系统。,引脚,MN/MX,接,高电平,为最小组态模式；在最小方式下,8086,微处理器,提供系统所需的全部控制信号,;,引脚,MN/MX,接,低电平,为最大组态模式；在最大方式下,由,总线控制器,8288,提供系统的总线控制信号。,最小方式下的基本配置,M/IO,为存储器,/,输入输出控制信号,输出,三态。用于指示当前,CPU,是访问存储器,(,高电平,),还是,I/O,端口,(,低电平,),。,DT/R,为数据发送,/,接收信号,输出,三态。用于指示,CPU,是进行发送操作,(,低电平,),还是接收操作,(,高电平,),。,DEN,为数据允许信号,输出,三态。用作系统中总线收发器的允许控制信号。,WR,写控制信号,输出,三态。用于指示,CPU,在进行对存储器或,I/O,进行写操作。,RD,读控制信号,输出,三态。用于指示,CPU,在进行对存储器或,I/O,进行读操作。,ALE,为地址锁存允许信号,(,输出,),。高电平时允许将地址信息打入地址锁存器中,INTA,为中断响应信号,(,输出,三态,),。当,8086,响应来自,INTR,引脚的可屏蔽中断请求时,通过该引脚输出连续的两个负脉冲。,时钟发生器为,8086(8088),以及其它外设芯片提供所需的时钟信号。常用的时钟发生器,/,驱动器芯片为,8284,。,地址锁存器用来锁存地址信号，使其在整个总线周期保持不变。常用的有,Intel,8282,、,Intel8283,、,74LS273,、,74LS373,等。,总线收发器用来对,AD,15,AD,0,上的数据进行缓冲和驱动,常用的总线收发器还有,74LS245,、,Intel 8287,、,8286,等。,计算机中信息的单位,二进制位,Bit,：存储一位二进制数：,0,或,1,字节,Byte,：,8,个二进制位，,D,7,D,0,字,Word,：,16,位，,2,个字节，,D,15,D,0,双字,DWord,：,32,位，,4,个字节，,D,31,D,0,最低有效位,LSB,：数据的最低位，,D,0,位,最高有效位,MSB,：数据的最高位，对应字节、字、双字分别指,D,7,、,D,15,、,D,31,位,2.6 8086,系统的存储器组织,每个存储单元都有一个编号；被称为,存储器地址,每个存储单元存放一个字节的内容,0002H,单元存放有一个数据,34H,表达为,0002H,34H,1.,存储器的标准结构,多字节数据存放方式,多字节数据在存储器中占连续的多个存储单元：,存放时，低字节存入低地址，高字节存入高地址；,表达时，用它的低地址表示多字节数据占据的地址空间。,地址 内容,19H 0CH,1AH 1FH,1BH,01H,1CH 23H,1DH 74H,1EH ABH,1FH 41H,20H 42H,21H 43H,22H 44H,23H 45H,地址为,1AH,的字节数据,1FH,1AH 1FH,1BH,01H,1CH 23H,地址为,1EH,的规则字数据,41ABH,1EHABH,1FH 41H,首地址为,1FH,的符串“,ABCDE”,21H 43H,23H 45H,20H 42H,22H 44H,1FH 41H,地址为,1AH,的双字数据,7423011FH,；,1A1FH,1BH,01H,1CH 23H,1DH 74H,H,各种数据在存储器中的存放,2.,存储器的分段管理,8086CPU,有,20,条地址线,最大可寻址空间为,2,20,1MB,物理地址范围从,00000H,FFFFFH,8086CPU,将,1MB,空间分成许多,逻辑段（,Segment,）,每个段最大限制为,64KB,段首地址的低,4,位为,0000B,各段在空间上可以完全重叠,、,部分重叠,可以连续紧邻,也可分开。,3.,物理地址和逻辑地址,8086CPU,存储系统中，对应每个物理存储单元都有一个唯一的,20,位编号，就是物理地址，从,00000H FFFFFH,分段后在用户编程时，采用逻辑地址，形式为,段基地址,:,段内偏移地址,分隔符,物理地址,14700H,逻辑地址,1460H,:,100H,逻辑地址,段基址,说明逻辑段在主存中的起始位置,8088,规定段基址必须是模,16,地址：,xxxx0H,省略低,4,位,0000B,，段基址就可以用,16,位数据表示，就能用,16,位段寄存器表达段地址,偏移地址,说明主存单元距离段起始位置的偏移量,每段不超过,64KB,，偏移地址也可用,16,位数据表示,物理地址和逻辑地址的转换,1234,0,H,5678H,179B8H,段基址左移,4,位,加上偏移地址,得到物理地址,将逻辑地址中的段基址左移,4,位，加上偏移地址就得到,20,位物理地址,物理地址和逻辑地址的转换,一个物理地址可以有多个逻辑地址,逻辑地址,1123:13,、,1124:03,物理地址,11243 11243,段基址,1123H,偏移量,13H,段基址,1124H,偏移量,03H,存储单元 物理地址,11230H,11231H,11232H,1123FH,11240H,11241H,11242H,11243H,4,个段寄存器,8086,有,4,个,16,位段寄存器,CS,（代码段）指明,代码段的起始地址,SS,（堆栈段）指明,堆栈段,的起始地址,DS,（数据段）指明,数据段,的起始地址,ES,（附加段）指明,附加段,的起始地址,每个段寄存器用来确定一个逻辑段的起始地址，每种逻辑段均有各自的用途,代码段寄存器,CS,（,Code Segment,）,代码段用来存放程序的指令序列,代码段寄存器,CS,存放代码段的段基址,指令指针寄存器,IP,指示下条指令的偏移地址,处理器利用,CS:IP,取得下一条要执行的指令,举例：若一个程序段开始执行之前，,(CS),97F0H,(IP),1B40H,试问该程序段启动执行指令的实际地址是什么？,堆栈段寄存器,SS,（,Stack Segment,堆栈段确定堆栈所在的主存区域,堆栈段寄存器,SS,存放堆栈段的段地址,堆栈指针寄存器,SP,指示堆栈栈顶的偏移地址,处理器利用,SS:SP,操作堆栈顶的数据,举例：若堆栈寄存器,(SS)=3A50H,堆栈指针,(SP)=1500H,现执行出栈操作，则取的是什么单元的数据？,数据段寄存器,DS,（,Data Segment,）,数据段存放运行程序所用的数据,数据段寄存器,DS,存放数据段的段地址,各种主存寻址方式（有效地址,EA,）得到存储器中操作数的偏移地址,处理器利用,DS:EA,存取数据段中的数据,附加段寄存器,ES,（,Extra Segment,）,附加段是附加的数据段，也保存数据附加段寄存器,ES,存放附加段的段地址,各种主存寻址方式（有效地址,EA,）得到存储器中操作数的偏移地址,处理器利用,ES:EA,存取附加段中的数据,串操作指令将附加段作为其目的操作数的存放区域,4,堆栈,堆栈是按照“,后进先出”,原则进行读,/,写访问的一段由“,高到低,”生成的,特殊内存区域,用于暂存数据。,用作堆栈的区域称为堆栈段最多包含,64 K,个单元。堆栈段在内存中的位置由堆栈段寄存器,SS,和堆栈指针,SP,来指示。,SS,中存放堆栈段的首地址,SP,中存放栈顶单元的偏移地址。,8086CPU,规定堆栈操作总是按字进行。,入栈和出栈操作遵循“,后进先出,”,(,LIFO,),的原则。,堆栈指针,SP,堆栈的操作工具,存取数据都在栈顶进行。,堆栈操作,在堆栈操作中,SP,的内容随着入出栈操作的进行而不断变化,使得堆栈栈顶是“,浮动,”的。,“后进先出,(,LIFO,)”,原则。,压栈,(PUSH),与弹出,(POP),。,8086CPU,栈顶单元数据总是有效,(,即所谓的“,实栈顶,”,),。,即,SP,指向的存储单元已存放有信息,。,8086CPU,堆栈指针,SP,压栈时“,负向,”调整,(,2,),弹出时,+2,。,堆栈操作举例,假设现在需要将,AX,2233H,和,BX,4455H,依次推入堆栈。执行入栈操作前的情况是,SS,1050H,，,SP,0008H,因此堆栈段首地址为,10500H,当前栈顶单元地址为,SS16+SP,10508H,。在完成上述操作后执行出栈操作,将当前,栈顶,单元的内容弹出到,BX,中。操作情况如下图所示。,段超越前缀指令,没有指明时，一般的数据访问在,DS,段；使用,BP,访问主存，则在,SS,段,默认的情况允许改变，需要使用段超越前缀指令；,8088,指令系统中有,4,个：,CS,:,；代码段超越，使用代码段的数据,SS,:,；堆栈段超越，使用堆栈段的数据,DS,:,；数据段超越，使用数据段的数据,ES,:,；附加段超越，使用附加段的数据,段超越的示例,没有段超越的指令实例：,MOV AX,2000H,;,AXDS:2000H,；从默认的,DS,数据段取出数据,采用段超越前缀的指令实例：,MOV AX,ES:2000H,;,AXES:2000H,；从指定的,ES,附加段取出数据,段寄存器的使用规定,访问存储器的方式,默认,可超越,偏移地址,取指令,CS,无,IP,堆栈操作,SS,无,SP,一般数据访问,DS,CS ES SS,有效地址,EA,BP,基址的寻址方式,SS,CS ES DS,有效地址,EA,串操作的源操作数,DS,CS ES SS,SI,串操作的目的操作数,ES,无,DI,2.7 I/O,资源,I/O,端口的编址方式：,存储器映象编址,独立编址,8086CPU,采用独立编址的,I/O,端口。,有独立于存储器的操作信号。,I/O,空间,2,16,有,16,条可用的,I/O,端口地址线。,第,2,章：寄存器的总结,8088,有,8,个,8,位通用寄存器、,8,个,16,位通用寄存器,8088,有,6,个状态标志和,3,个控制标志,8088,将,1MB,存储空间分段管理，有,4,个段寄存器，对应,4,种逻辑段,8088,有,4,个段超越前缀指令，用于明确指定数据所在的逻辑段,熟悉上述内容后，就可以进入下节,此课件下载可自行编辑修改，仅供参考！感谢您的支持，我们努力做得更好！谢谢,