第01章-全加器的设计.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,第,1,章 全加器设计,目录,1.1,项目需求分析,1.2,项目理论知识,1.3,项目设计,1.4,项目实施与调试,1.5,项目总结与拓展,1.1,项目需求分析,全加器是基本的组合逻辑运算电路,设计一个典型位二进制全加器模型,要求,:,(,),使用拨码开关模块作为全加器输入,;,(,),使用,LED,灯模块作为全加器输出,;,(,),通过设置拨码开关,可以准确进行全加运算,由,LED,灯显示并验证结果,.,1.2,项目理论知识,1.2.1,EDA,技术简介,1.2.2,可编程逻辑器件,的硬件结构,1.23 Quartus,集成开发环境,1.2.1 EDA,技术简介,一、,EDA,技术的概念,EDA,是,Electronic Design Automation,(,电子设计自动化,),的缩写,.,EDA,技术以,计算机,为工具,设计者在,EDA,软件平台上,用硬件描述语言完成设计文件,然后由计算机,自动地,完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真,以及对特定目标芯片的,适配,编译、逻辑映射和编程下载等工作,.,1.2.1,EDA,技术简介,二、,EDA,技术的发展,计算机辅助设计（,CAD,）,阶段,计算机辅助工程设计（,CAE,）,阶段,电子设计自动化（,EDA,）阶段,1.2.1,EDA,技术简介,三、,EDA,技术的主要内容,可编程逻辑器件（,EDA,技术的主要目标器件,）,可编程逻辑器件,(PLD),是一种由用户编程以实现某种逻辑功能的新型逻辑器件,主要,有现场可编程门阵列,(,Field Programmable Gate Array,FPGA,),和复杂,可编程逻辑器件,(,Complex Programmable Logic Device,CPLD),。,硬件描述语言（,EDA,技术的主要描述和表达方式,）,硬件,描述语言,(HDL),是,EDA,技术的主要组成部分,是,EDA,各种描述方法中最能,体现,优越性的一种描述,方法。所谓,硬件描述语言,就是用于描述设计系统的逻辑功能,实现,该功能的算法、电路结构、约束条件,等。,软件开发工具（,EDA,技术的开发平台,）,(,),集成的,PLD/FPGA,开发环境,(,),综合软件,(,),仿真软件,1.2.1,EDA,技术简介,四、,EDA,技术的设计流程,（,1,）,个设计步骤,设计准备,设计输入,设计处理,器件编程,（,2,）,个设计验证,过程,功能仿真,(,前仿真,),时序,仿真,(,后仿真,),器件测试,.,1.2.1,EDA,技术简介,设计准备,主要进行系统功能分析和器件选择,准备设计所用的硬件平台和软件开发平台,.,设计输入,可以采用不同输入形式完成设计,.,(,),原理图,输入,),硬件描述语言,输入,(,),波形输入,1.2.1,EDA,技术简介,设计处理,(,),语法和设计规则,检查,(,),逻辑优化和,综合,(,),适配和,分割,(,),布局和,布线,(,),生成编程数据文件,设计,校验,设计校验过程包括功能仿真、时序仿真和器件测试,是在设计处理过程中同时进行的,.,1.2.1,EDA,技术简介,设计校验,设计校验过程包括功能仿真、时序仿真和器件测试,是在设计处理过程中同时进行的,.,器件编程,器件编程是指将编程数据放到具体的可编程器件中,.,1.2.2,可编程逻辑器件,的硬件结构,一、可编程逻辑器件的基本结构与分类,可编程逻辑器件的基本结构,可编程逻辑器件由输入接口、与门阵列、或门阵列和输出接口个模块组成,.,1.2.2,可编程逻辑器件,的硬件结构,可编程逻辑器件的分类,可编程逻辑器件按集成度,可分为低集成度可编程逻辑器件和高集成度可编程逻辑器件。,1.2.2,可编程逻辑器件,的硬件结构,低集成度可编程逻辑器件,（,1,）,PROM,：,Programmable Read Only Memory,（,2,）,PLA,：,Programmable Array Logic,（,3,）,PAL,：,Programmable Logic Array,（,4,）,GAL,：,Generic Array Logic,1.2.2,可编程逻辑器件,的硬件结构,4,高集成度可编程逻辑器件,（,1,）,EPLD,：,Erasable Programmable Logic Device,（,2,）,CPLD,：,Complex Programmable Logic Device,宏单元是,CPLD,的基本结构,由它来实现基本的逻辑功能,.,可编程连线负责信号传递,连接所有的宏单元,.,I/O,引脚控制块负责输入、输出的电气特性控制,比如可以设定集电极开路输出、摆率控制、三态输出等,.,（,3,）,FPGA,：,Field Programmable Gate Array,IOE(inputoutputelement,输入输出单元,),LAB(logicarrayblock,逻辑阵列块,),Interconnect(,内部连接线,).,1.2.2,可编程逻辑器件,的硬件结构,二、可编程逻辑器件的主要厂商,Altera,公司,Xilinx,公司,Lattice,公司,Actel,公司,Lucent,公司,Atmel,公司,1.2.3,Quartus,集成开发环境,Altera Quartus,设计软件提供完整的多平台设计环境,能够直接满足特定,设计需要,为可编程芯片系统,(SOPC),提供全面的设计环境,.Quartus,软件含有,FPGA,和,CPLD,设计所有阶段的解决方案,.,1.2.3,码制,无权码每位无确定的权值，不能使用权展开式，但各有其特点和用途，例如格雷码（又叫循环码、反射码），其相邻两个编码只有一位码状态不同，在逻辑函数卡诺图化简中将会用到这一特点。表,1-1,列出了几种常用的,BCD,码。,1.3,项目,设计,1.3.1,项目,功能分析,1.3.2,项目硬件设计,1.3.3,项目软件设计,1.3.1,项目功能分析,1.3.2,项目,硬件设计,1.3.3,项目,软件设计,1.4,项目,实施与调试,1.4.1,项目,实施,1.4.2,项目调试,1.4.1,项目实施,一、设计,输入,建立,工程,建立设计,文件,二、设计,处理,三、设计,校验,四、器件编程,1.4.2,项目调试,一、电路调试,拨动拨码开关,查看发光二极管的亮灭情况,看是否符合全加器的逻辑要求和设计,要求,.,二、故障现象与分析,(,),拨动拨码开关,但,LED,灯不亮,:,引脚没有分配好,需检查并重新分配引脚,;,(,),拨动拨码开关,但,LED,灯亮灭情况错误,:,电路设计逻辑出错,需检查并纠正错误,.,1.5,项目,总结与拓展,1.5.1,项目,总结,1.5.2,项目拓展,1.5.1,项目总结,掌握可编程逻辑器件硬件,结构,掌握,EDA,设计,流程,掌握,Quartus,软件设计步骤,1.5.2,项目拓展,简述,CPLD,和,FPGA,的不同点,.,简述,Quartus,软件的设计流程,.,采用原理图输入法,利用基本门电路设计实现一个位全加器,.,采用原理图输入法,利用基本门电路设计实现一个路选择器,.,采用原理图输入法,利用基本门电路设计实现一个位全减器,.,