第12章-触发器与时序逻辑电路.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,电工电子技术基础,（第五版）,“,十二五,”,职业教育国家规划教材,经全国职业教育教材审定委员会审定,触发器与时序逻辑电路,第,12,章,主要,内容,案例,24,进制计数、译码、显示电路,12.1,双稳态触发器,12.2,时序逻辑电路分析,12.3,寄存器,12.4,计数器,【,案例,】24,进制计数、译码、显示电路,第,12,章,1.,电路及工作过程,CR,LD,D,3,D,2,D,1,D,0,C,0,CP,T,T,T,P,Q,3,Q,2,Q,1,Q,0,74LS160(1),CR,LD,D,3,D,2,D,1,D,0,C,0,CP,T,T,T,P,Q,3,Q,2,Q,1,Q,0,74LS160(2),1,1,1,计数脉冲,e,d,c,b,b,a,a,c,d,e,g,g,f,f,74LS247(2),A,D,C,B,e,d,c,b,b,a,a,c,d,e,g,g,f,f,74LS247(1),A,D,C,B,300,7,300,7,74LS00,第,12,章,2.,电路元器件,十进制计数器,74LS160,两块,4,线七段译码器,74LS247,两块,共阴极接法的七段数码显示器两块,与非门,74LS00,一块,300,电阻十四个,5V,直流电源,脉冲信号源,16,脚集成电路插座四个,14,脚集成电路插座一个,万能板一块,连接导线若干,【,案例,】24,进制计数、译码、显示电路,第,12,章,3.,案例实施,查阅集成电路手册，熟悉,74LS00,、,74LS160,、,74LS247,各引脚；认真检查元器件，确保器件完好。,自己设计电路安装图，在万能版上安装元器件，并焊接。注意集成块应先焊好集成块座，再按引脚顺序插入集成块。,对照电路，检查无误后，接上,5V,电源。,输入计数脉冲，依次显示,00,、,01,、,02,、,03.23,、,24,、,00,、,01.,，不断循环。若不能正常显示，应查找故障，直至正常为止。,【,案例,】24,进制计数、译码、显示电路,第,12,章,4.案例思考,？,若想实现,60,进制计数、译码、显示电路，应如何接线？,？,若用,74LS290,计数器实现,24,进制计数、译码、显示电路，应如何接线？,【,案例,】24,进制计数、译码、显示电路,12.1,双稳态触发器,第,12,章,12.1.1,基,本,RS,触发器的电路结构和动作特点,电路结构,输入端,输出端,1,态与,0,态,称为,1,态,称为,0,态,现态与次态,S,R,Q,Q,第,12,章,1,1,0,逻辑功能,复位端,触发器原态为,1,触发器次态为,0,触发器原态为,0,1,0,1,0,0,S,R,Q,Q,0,1,0,1,1,0,1,0,12.1,双稳态触发器,12.1.1,基本,RS,触发器的电路结构和动作特点,第,12,章,12.1,双稳态触发器,12.1.1,基本,RS,触发器的电路结构和动作特点,0,0,1,触发器原态为,1,触发器次态为,1,触发器原态为,0,1,0,1,0,1,0,1,1,0,1,1,0,1,置位端,S,R,Q,Q,第,12,章,12.1,双稳态触发器,12.1.1,基本,RS,触发器的电路结构和动作特点,0,1,1,触发器原态为,1,触发器次态为,1,触发器原态为,0,1,0,1,0,1,0,1,0,1,1,0,1,1,触发器次态为,0,S,R,Q,Q,第,12,章,12.1,双稳态触发器,12.1.1,基本,RS,触发器的电路结构和动作特点,这种状态是触发器工作的非正常状态。,是不允许出现的。,0,0,次态都为,1,1,1,S,R,Q,Q,第,12,章,12.1,双稳态触发器,RS,触发器的特性表,低电平有效,逻辑符号,12.1.1,基本,RS,触发器的电路结构和动作特点,不可用,置,0,（复位）,置,1,（置位）,记忆,1*,1*,0,0,1,1,0,1,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,功 能,Q,Q,S,R,第,12,章,12.1,双稳态触发器,12.1.1,基本,RS,触发器的电路结构和动作特点,工作波形,Q,Q,不定,不定,R,S,置,0,保持,保持,置,1,置,0,不允许,不定,第,12,章,12.1,双稳态触发器,12.1.1,基本,RS,触发器的电路结构和动作特点,或非门组成的基本,RS,触发器,置,1,端,(,置位端,),置,0,端,(,复位端,),1,1,S,R,Q,Q,高电平有效,逻辑符号,Q,Q,S,R,或非门组成的基本,RS,触发器的特性表,0,1,1,1,0,0,1*,1*,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,Q,n+1,R S Q,n,记忆,置,1,置,0,不可用,第,12,章,12.1.2,主从,RS,触发器及主从,JK,触发器,12.1,双稳态触发器,1.,主从,RS,触发器,S,R,Q,Q,CP,Q,Q,1,G,1,G,2,G,3,G,4,G,5,G,7,G,6,G,8,G,9,主、从触发器,CP,脉冲相反,从触发器,主触发器,第,12,章,12.1,双稳态触发器,12.1.2,主从,RS,触发器及主从,JK,触发器,S,R,Q,Q,CP,Q,Q,1,G,1,G,2,G,3,G,4,G,5,G,7,G,6,G,8,G,9,当,CP,=1,时,CP,=0,主触发器工作,从触发器被封锁,RS,确定主触发器状态,从触发器保持状态不变,1,0,第,12,章,12.1,双稳态触发器,12.1.2,主从,RS,触发器及主从,JK,触发器,当,CP,从,1,变到,0,主触发器被封锁,状态不变,从触发器接收主触发器输出端状态，,从触发器的状态变化,S,R,Q,Q,CP,Q,Q,1,G,1,G,2,G,3,G,4,G,5,G,7,G,6,G,8,G,9,第,12,章,12.1,双稳态触发器,12.1.2,主从,RS,触发器及主从,JK,触发器,特性表,0,1,0,1,1,1,0,0,1*,1*,0,1,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,Q,n+1,R S Q,n,CP,表示延迟,脉冲下降沿到来状态变化,记忆（保持）,符号,Q,S,R,Q,CP,C1,第,12,章,12.1,双稳态触发器,12.1.2,主从,RS,触发器及主从,JK,触发器,特征方程,约束条件,状态转换图,0,1,R,=0,S,=,R,=0,S,=1,R,=1,S,=0,R,=,S,=0,波形图,Q,S,R,CP,1,2,3,4,5,6,7,第,12,章,1.,主从,JK,触发器,主、从触发器,CP,脉冲相反,J,K,Q,Q,CP,Q,Q,1,G,1,G,2,G,3,G,4,G,5,G,7,G,6,G,8,G,9,12.1,双稳态触发器,12.1.2,主从,RS,触发器及主从,JK,触发器,从触发器,主触发器,第,12,章,12.1.2,主从,RS,触发器及主从,JK,触发器,12.1,双稳态触发器,特性表,0,1,0,1,0,0,1,1,1,0,0,1,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,Q,n+1,J K Q,n,CP,脉冲下降沿到来状态变化,保持,符号,记忆（保持）,置,0,置,1,翻转,Q,J,K,Q,CP,C1,第,12,章,12.1.2,主从,RS,触发器及主从,JK,触发器,12.1,双稳态触发器,特征方程,状态转换图,0,1,J,=,K,=0,J,=1,K,=,J,=,K,=1,J,=0,K,=,波形图,Q,CP,K,J,1,2,3,4,5,6,7,第,12,章,12.1.3 D,触发器,12.1,双稳态触发器,主触发器,从触发器,D,TG,1,CP,CP,TG,2,CP,CP,1,G,1,1,G,2,D,TG,1,CP,CP,TG,2,CP,CP,1,G,3,1,G,4,Q,Q,特性表,Q,n,0,1,0,1,Q,n+1,D,CP,脉冲上升沿到来状态变化,符号,Q,D,Q,CP,C1,第,12,章,12.1,双稳态触发器,12.1.3 D,触发器,特征方程,状态转换图,0,1,D,=1,D,=1,D,=0,D,=0,波形图,Q,CP,D,1,2,3,4,5,6,7,第,12,章,12.2,时序逻辑电路分析,12.2.1,时序电路的基本分析方法,写方程,求状态方程,进行计算,画状态图、列状态表、画时序图,功能说明,第,12,章,12.2.2,时序逻辑电路分析举例,12.2,时序逻辑电路分析,1.,写出方程,各触发器的触发时钟是相同的,输出方程,分析时序逻辑电路。,FF,1,FF,2,J,K,J,K,J,K,&,CP,Y,C1,C1,C1,FF,0,Q,Q,Q,Q,Q,Q,2.,求状态方程,驱动方程,第,12,章,12.2,时序逻辑电路分析,12.2.2,时序逻辑电路分析举例,3.,进行计算，列状态表,1,0,1,1,1,1,1,1,0,0,1,0,1,1,1,0,1,0,1,0,1,0,0,0,0,0,0,1,1,1,1,1,1,1,0,1,1,0,1,0,1,0,1,1,1,0,1,0,0,1,1,00,0,0,0,Y,Q,0,n+1,Q,1,n+1,Q,2,n+1,Q,0,n,Q,1,n,Q,2,n,输出,次态,现态,4.,画状态图和时序图,000,/1,001,011,111,110,100,/1,/1,/1,/1,/0,101,010,/1,/1,有效状态与有效循环,无效状态与无效循环,能自启动,：在时序逻辑电路中，虽然存在无效状态，但他们没有形成循环，这样的时序电路叫能自启动的时序电路。,不能自启动,：若有无效状态存在，它们之间又形成了循环，这样的时序电路被称为不能自启动的时序电路。本例电路就不能自启动。,第,12,章,12.3.1,数据寄存器,12.3,寄存器,CP,Q,D,FF,3,D,3,Q,3,Q,Q,D,FF,3,D,2,Q,2,Q,Q,D,FF,3,D,1,Q,1,Q,Q,D,FF,3,D,0,Q,0,Q,第,12,章,12.3.2,移位寄存器,12.3,寄存器,CP,Q,2,Q,1,Q,3,Q,0,D,C1,FF,0,Q,Q,D,C1,FF,0,Q,Q,D,C1,FF,0,Q,Q,D,C1,FF,0,Q,Q,并行输出,串行输入,串行输出,1,0,0,0,0,1,1,0,1,0,0,0,1,1,0,0,0,1,1,0,1,0,1,1,第,12,章,12.3,寄存器,12.3.2,移位寄存器,控制寄存器的功能,CP,S,0,S,1,Q,0,Q,1,Q,2,Q3,D,0,D,1,D,2,D,3,D,IL,D,IR,R,异步清零端,右移数据输入端,左移数据输入端,74LS194,并行输入,1 1,1,左 移,1 0,1,右 移,0 1,1,保 持,0 0,1,置零,0,功 能,S,1,S,0,CP,R,第,12,章,12.4,计数器,12.4.1,二进制计数器,分类,按计数值的增减,异步计数器,同步计数器,按时钟脉冲输入,二,进制计数器,十进制计数器,N,进制计数器,按计数容量,加法计数器,可逆计数器,减法计数器,由,JK,触发器组成的异步二进制加法计数器,当,J,、,K,=1,时，具有计数功能，每来一个脉冲触发器就翻转一次。,每来一个,CP,翻转一次,当低位触发器输出由,1,变,0,时翻转,CP,FF,1,J,C1,K,Q,0,Q,1,FF,3,Q,2,Q,3,FF,0,FF,2,Q,Q,Q,Q,Q,Q,Q,Q,J,C1,K,J,C1,K,J,C1,K,第,12,章,12.4,计数器,12.4.1,二进制计数器,四位二进制加法计数器的状态表,Q,3,Q,2,Q,1,Q,0,CP,0,1,2,3,4,5,6,7,8,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,9,10,11,12,13,14,15,16,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,0 0 0 0,CP,Q,3,Q,2,Q,1,Q,0,第,12,章,12.4,计数器,12.4.1,二进制计数器,四位二进制加法计数器的工作波形图,CP,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,Q,3,Q,0,Q,1,Q,2,2,分频,4,分频,8,分频,16,分频,第,12,章,12.4.2,十进制计数器,12.4,计数器,由,JK,触发器组成的,8421,码十进制加法计数器,第,1,位触发器,J,0,=,K,0,=1,，,FF,0,翻转受输入的计数脉冲控制。,第,2,位触发器J,1,=,Q,3,，,FF,1,翻转受,FF,3,的控制。,第,3,位触发器,J,2,=,K,2,=1,，,FF,2,翻转受,FF,1,控制。,第,4,位触发器,J,3,=,Q,1,Q,2,，,CP,3,=,Q,0,。当,Q,1,=,Q,2,=1,且,Q,0,由,10,时，,FF,3,才翻转。而,Q,2,=,Q,1,=,Q,0,=1,是第,7,个脉冲状态，当第,8,个脉冲的下降沿到来时，,Q,0,由,10,，,FF,3,翻转，由,01,。,CP,Q,0,Q,1,Q,2,Q,3,J,C1,K,FF,1,FF,3,FF,0,FF,2,Q,Q,Q,Q,Q,Q,Q,Q,J,C1,K,J,C1,K,J,C1,K,第,12,章,12.4,计数器,12.4.2,十进制计数器,十进制计数器的状态表,Q,3,Q,2,Q,1,Q,0,CP,0,1,2,3,4,5,6,7,8,9,10,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,十进制加法计数器的工作波形图,Q,0,Q,1,Q,2,Q,3,CP,1,2,3,4,5,6,7,8,9,10,第,12,章,12.4.3,集成计数器及其应用,12.4,计数器,1.,集成二进制计数器,74LS161,、,74LS163,异步清零端,同步置数端,T,T,=,T,P,=1,计数,进位端,T,T,C,0,Q,3,Q,2,Q,1,Q,0,D,3,D,2,D,1,D,0,LD,CR,T,P,74LS161,CP,74LS161,功能表,功能,d,2,D,2,计数,保持,同步,置数,异步,清零,d,0,D,0,d,3,D,3,1,0,T,P,1,1,1,0,LD,当计到,1111,时,C,1,1,1,d,3,d,2,d,1,d,0,d,1,1,Q,3,Q,2,Q,1,Q,0,D,1,CP,T,T,CR,保持,0,1,1,0 0 0 0,0,输出,输入,74LS163,具有同步清零功能。其余功能与,74LS161,相同。,第,12章,12.4,计数器,12.4.3,集成计数器及其应用,74LS160,当计到,1001,时,C,1,，,其余功能与,74LS161,相同。,3.,二,-,五,-,十进制异步加法计数器,74LS290,置,9,端,S,9,（,1,）,=,S,9,（,2,）,=1,输出为,1001,置,0,端,S,9,（,1,）,S,9,（,2,）,=0,R,0,（,1,）,=,R,0,（,2,）,=1,输出为,0000,2.,集成二进制计数器,74LS160,CP,A,Q,A,Q,B,Q,C,Q,D,74LS290,CP,B,S,9,（,1,）,S,9,（,2,）,R,0,（,1,）,R,0,（,2,）,S9,（,1,）,S,9,（,2,）,=0,R,0,（,1,）,R,0,（,2,）,=0,计数,Q,D,、,Q,C,、,Q,B,、,Q,A,为,8421,码十进制计数状态输出端,Q,A,、,Q,B,、,Q,C,、,Q,D,为,5421,码十进制计数状态输出端,CP,A,Q,A,Q,B,Q,C,Q,D,74LS290,CP,B,S,9,（,1,）,S,9,（,2,）,R,0,（,1,）,R,0,（,2,）,第,12,章,12.4,计数器,12.4.3,集成计数器及其应用,4.,集成计数器的应用,异步清零法,:,异步清零法适用于具有异步清零端的集成计数器。只要,异步清零端出现清零有效信号，计数器便立即被清零,。因此，在输入第,N,个计数脉冲,CP,后，通过控制电路产生一个清零信号加到异步清零端上，使计数器回零，则可获得,N,进制计数器。,74LS161,异步清零法组成的七进制计数器,1,1,T,T,C,0,Q,3,Q,2,Q,1,Q,0,D,3,D,2,D,1,D,0,LD,CR,T,P,74LS161,CP,第,12,章,12.4,计数器,12.4.3,集成计数器及其应用,同步清零法,:,同步清零法适用于具有同步清零端的集成计数器。与异步清零不同，同步清零输入端获得有效信号后，计数器并不能立即清零，只是为清零创造条件，还需要再输入一个计数脉冲,CP,，计数器才能被清零。因此利用同步清零端获得,N,进制计数器时，应,在输入第,N,-1,个计数脉冲,CP,时，同步清零输入端获得清零信号,，这样，在输入第,N,个计数脉冲,CP,时，计数器才被清零，从而实现,N,进制计数器。,74LS163,同步清零法组成七进制计数器,1,1,T,T,C,0,Q,3,Q,2,Q,1,Q,0,D,3,D,2,D,1,D,0,LD,CR,T,P,74LS161,CP,第,12,章,12.4,计数器,12.4.3,集成计数器及其应用,异步预置数法,:,异步预置数法适用于具有异步预置端的集成计数器。和异步清零一样，异步置数与时钟脉冲没有任何关系，只要异步置数控制端出现置数有效信号时，并行输入的数据便立即被置入计数器的输出端。因此，异步置数控制端先预置一个初始状态，,在输入第,N,个计数脉冲,CP,后，通过控制电路产生一个置数信号加到置数控制端上，使计数器返回到初始状态，即可实现,N,进制计数器,。,同步预置数法,:,同步预置数法适用于具有同步预置数端的集成计数器。方法与预置数法类似，不同的是，应在输入第,N,-1,个计数脉冲,CP,后，通过控制电路产生一个置数信号，使置数控制端有效。然后再输入一个（第,N,个）计数脉冲,CP,时，计数器执行预置操作，重新将预置状态置入计数器，从而实现,N,进制计数器。,第,12,章,12.4,计数器,12.4.3,集成计数器及其应用,74LS160,同步置数法组成七进制计数器,1,0 0 1 1,1,1,T,T,C,0,Q,3,Q,2,Q,1,Q,0,D,3,D,2,D,1,D,0,LD,CR,T,P,74LS161,CP,E-mail,：,dutpgz,网址,：,地址：大连市软件园路,80,号,大连理工大学出版社,谢谢观看,