D触发器教程PPT.ppt

概述,一、基本要求,1.,有两个稳定的状态,(0,、,1),，以表示存储内容；,2.,能够接收、保存和输出信号。,二、现态和次态,1.,现态：,触发器接收输入信号之前的状态。,2.,次态：,触发器接收输入信号之后的状态。,三、分类,1.,按电路结构和工作特点：,基本、同步、边沿。,2.,按逻辑功能分：,RS,、,JK,、,D,和,T,(,T,),。,3.,其他：,TTL,和,CMOS,，分立和集成。,G,2,4.1,基本触发器,4.1.1,由与非门组成,一、电路及符号,Q,G,1,R,&,&,S,Q,Q,Q,R,S,R,S,Q,=0,Q,=1,0,态,Q,=1,Q,=0,1,态,1,0,0,10,1,1,0,G,2,Q,G,1,R,&,&,S,Q,二、工作原理,Q,=,Q,“,保持”,1,0,0,1,Q,=0,Q,=1,0,态,“,置,0,”,或,“,复位,”,(,R,eset),0,1,1,0,Q,=1,Q,=0,1,态,“,置,1,”,或,“,置位,”,(,S,et),Q,和,Q,均为,U,H,R,先撤消：,1,态,S,先撤消：,0,态,信号同时撤消：,状态不定,(,随机,),简化波形图,状态翻转过程需要一定的延迟时间,如,1,0,，,延迟时间为,t,PHL,；,0,1,，,延迟时间为,t,PLH,。,由于实际中翻转延迟时间相对于脉,冲的宽度和周期很小，故可视为,0,。,Q,G,1,R,&,&,S,Q,设触发器初始状态为,0,：,Q,Q,S,R,Q,Q,信号同时撤消,出现不确定状态,信号不同时撤消，状态确定,三、现态、次态、特性表和特性方程,1.,现态和次态,现态,Q,n,：,触发器接收输入信号之前的状态。,次态,Q,n,1,：,触发器接收输入信号之后的新状态。,2.,特性表和特性方程,R S Q,n,Q,n,+1,0 0 0,0 0 1,0,1,0,0,1,1,1,0,0,1,0,1,1 1 0,1 1 1,0,1,1,1,0,0,不用,不用,特性表,简化特性表,R S,Q,n,+1,0 0,0,1,1,0,1 1,Q,n,保持,1,置,1,0,置,0,不用,不允许,Q,n,+1,0,1,1,1,0,0,Q,n,+1,=,S,+,RQ,n,约束条件,特性方程,4.1.2,由或非门组成,一、电路及符号,Q,Q,S,R,S,R,二、工作原理,“,保持”,“,置,0”,“,置,1”,“,不允许”,若高电平同时撤消，则状态,不定,。,G,2,Q,G,1,R,S,Q,1,1,S,R,Q,Q,三、特性表和特性方程,R S,Q,n,+1,0 0,0,1,1,0,1 1,Q,n,保持,置,1,置,0,不许,1,0,不用,Q,n,+1,=,S,+,RQ,n,约束条件,四、基本,RS,触发器主要特点,1.,优点：,结构简单，,具有置,0,、置,1,、保持功能。,2.,问题,：,输入电平直接控制输出状态，使用不便，抗干扰能力差；,R,、,S,之间有约束。,G,2,Q,G,1,R,S,Q,1,1,波形图,4.1.3,集成基本触发器,一、,CMOS,集成基本触发器,1.,由与非门组成：,CC4044,&,&,1,TG,Q,1,1,三态,RS,锁存触发器特性表,R S EN,Q,n,+1,注,0,Z,高阻态,0 0 1,0,1,1,1 0 1,1 1 1,Q,n,保 持,置,1,置,0,不允许,1,0,不用,内含,4,个,基本,RS,触发器,2.,由或非门组成：,CC4043,(,略,),+,V,CC,1R,1S,A,1S,B,2R,2S,3R,3S,A,3S,B,4R,4S,1Q,2Q,3Q,4Q,1,2,3,5,6,10,11,12,14,15,4,7,9,13,Q,1,Q,2,Q,3,Q,4,8,16,74279,74LS279,R,1,S,11,S,12,R,2,S,2,R,3,S,31,S,32,R,4,S,4,二、,TTL,集成基本触发器,74279,、,74LS279,Q,R,&,&,S,Q,R,&,&,S,1,S,2,+,V,CC,1R,1S,A,1S,B,2R,2S,3R,3S,A,3S,B,4R,4S,1Q,2Q,3Q,4Q,1,2,3,5,6,10,11,12,14,15,4,7,9,13,Q,1,Q,2,Q,3,Q,4,8,16,74279,74LS279,R,1,S,11,S,12,R,2,S,2,R,3,S,31,S,32,R,4,S,4,同步触发器：,触发器的工作状态不仅受输入端,(,R,、,S,),控制，而且还受时钟脉冲,(,CP,),的控制。,CP,(,C,lock,P,ulse):,等周期、等幅的脉冲串。,基本,RS,触发器：,S,直接置位端；,R,直接复位端。,(,不受,CP,控制,),同步触发器：,同步,RS,触发器,同步,D,触发器,4.2,同步触发器,4.2.1,同步,RS,触发器,一、电路组成及工作原理,1.,电路及逻辑符号,Q,G,1,R,&,&,S,Q,G,3,R,&,&,S,G,2,G,4,CP,曾用符号,Q,Q,R,S,R,S,CP,CP,国标符号,Q,Q,R,S,R,S,CP,C1,2.,工作原理,当,CP,=0,保持,当,CP,=1,与基本,RS,触发器功能相同,特性表：,CP R S Q,n,Q,n+,1,注,0,Q,n,保持,1,0,0 0,1,0,0 1,1,0,1,0,1,0,1,1,1,1,0,0,1 1,0,1,1,1 1,0,1,1 1,1,0,1,1,1,0,0,不用,不用,保持,置,1,置,0,不许,特性方程,:,约束条件,CP,=1,期间有效,二、主要特点,1.,时钟电平控制,CP,=1,期间接受输入信号；,CP,=0,期间输出保持不变。,（抗干扰能力有所增强）,2.,RS,之间有约束,4.2.2,同步,D,触发器,一、电路组成及工作原理,Q,G,1,R,&,&,S,Q,G,3,R,&,&,S,G,2,G,4,CP,1,D,（,CP,=1,期间有效）,简化电路：省掉反相器。,二、主要特点,1.,时钟电平控制，无约束问题；,2.,CP,=1,时跟随。,下降沿到来时锁存,三、集成同步,D,触发器,1.TTL,74LS375,CP,D,Q,G,1,Q,G,3,R,&,&,S,G,2,G,4,1,1,1,G,5,R,S,+,V,CC,74LS375,1D,0,1LE,1D,1,2D,0,2LE,2D,1,1Q,0,1Q,0,1Q,1,1Q,1,2Q,0,2Q,0,2Q,1,2Q,1,1,4,7,9,12,15,2,3,6,5,10,11,14,13,Q,1,Q,1,Q,2,Q,2,Q,3,Q,3,Q,4,Q,4,D,1,CP,1,、,2,D,2,D,3,CP,3,、,4,D,4,8,16,4.3,边沿触发器,4.3.1,边沿,D,触发器,一、电路组成及工作原理,Q,M,Q,M,CP,R,S,Q,Q,S,C1,R,R,S,C1,1,1,1,D,G,7,CP,Q,&,&,Q,G,3,&,&,D,G,2,G,4,&,&,&,&,G,6,G,8,1,G,1,G,5,1,1,Q,M,Q,M,从,主,曾用,符号,国标,符号,Q,Q,CP,C1,1D,D,Q,Q,CP,Cp,1D,D,Q,Q,1.,电路组成及逻辑符号,2.,工作原理,(1),接收信号：,CP,=1,主触发器接收输入信号,主触发器跟随,D,变化,(2),输出信号：,CP,=0,主触发器保持不变；,从触发器由,CP,到来之前的,Q,n,M,确定。,Q,M,Q,M,CP,R,S,Q,Q,S,C1,R,R,S,C1,1,1,1,D,从,主,即：,下降沿时刻有效,3.,异步输入端的作用,G,7,CP,Q,&,&,Q,G,3,&,&,D,G,2,G,4,&,&,&,&,G,6,G,8,1,G,1,G,5,1,1,D,同步输入端,受时钟,CP,同步控制,S,D,R,D,异步输入端,不受时钟,CP,控制,1,0,直,接,置,位,端,直,接,复,位,端,异,步,置,位,端,异步,复,位,端,国标符号,曾用符号,S,D,D,CP,R,D,Q,Q,1,1,1,0,1,0,1,0,0,1,0,0,1,1,0,1,1,1,S,D,R,D,D,CP,Q,Q,二、集成边沿,D,触发器,1.CMOS,边沿,D,触发器,CC4013,(,双,D,触发器,),符号,引出端,功能,Q,1,Q,1,V,DD,S,D1,CP,1,S,D2,CP,2,D,1,R,D1,D,2,R,D2,Q,2,Q,2,V,SS,6 5 3 4 8 9 11 10,1 2 13 12,14,7,特性表,CP D R,D,SD,Q,n,+1,注,0,0 0,1,0 0,0 0,0,1,1,0,1,1,0,1,Q,n,1,0,不用,同步置,0,同步置,1,保持,(,无效,),异步置,1,异步置,0,不允许,CP,上升沿触发,Q,Q,CP,C1,1D,D,S,R,S,D,R,D,2.TTL,边沿,D,触发器,7474,(,双,D,触发器,),符号,引出端,功能,特性表,CP D R,D,S,D,Q,n,+1,注,0,1 1,1,1 1,1 1,0,1,1,0,1,1,0,1,Q,n,0,1,不用,同步置,0,同步置,1,保持,(,无效,),异步置,0,异步置,1,不允许,Q,1,Q,1,V,CC,S,D1,CP,1S,D,2,CP,2,D,1,R,D,1,D,2,R,D,2,Q,2,Q,2,地,4 2 3 1 10 12 11 13,5 6 9 8,14,7,3.,主要特点,CP,的,上升沿,(,正,边沿,),或,下降沿,(,负,边沿,),触发；,抗干扰能力极强；,只有置,1,、置,0,功能。,Q,Q,CP,C1,1D,D,S,R,S,D,R,D,4.3.2,边沿,JK,触发器,一、电路组成及符号,二、工作原理,Q,M,Q,M,CP,R,S,Q,Q,S,C1,R,R,S,C1,1,1,1,D,1,1,&,J,K,冗余项,国,标,符,号,Q,Q,CP,C1,1J IK,J,K,Q,Q,CP,CP,J KJ,K,曾,用,符,号,CP,下降沿,有效,二、集成边沿,JK,触发器,1.CMOS,边沿,JK,触发器,CC4027,国,标,符,号,曾,用,符,号,Q,Q,CP,C1,1J IK,J,K,S,R,S,D,R,D,Q,Q,CP,CP,J K,J,K,S,D,R,D,S,D,R,D,引出端功能,Q,1,Q,1,V,DD,J,1,K,1,S,D,2,CP,2,R,D2,S,D1,CP,1,R,D1,J,2,K,2,Q,2,Q,2,V,SS,7 6 3 5 4 9 10 13 1112,1 2 15 14,16,8,J K Q,n,R,D,S,D,CP,Q,n,+1,注,0,0,0,0 0,0,0,1,0 0,0,1,0,0 0,0 1,1,0 0,1,0,0,0 0,1 0,1,0 0,1 1,0,0 0,1 1,1,0 0,0,1,0,0,1,1,1,0,保 持,同步置,0,同步置,1,翻 转,0 0 0,1,0,0,0,1,不 变,0 1 ,1 0 ,1 1 ,1,0,不用,异步置,1,异步置,0,不允许,特 性 表,2.TTL,边沿,JK,触发器,CP,下降沿触发,异步复位端,R,D,、异步置位端,S,D,均为低电平有效,74LS112,(,双,JK,触发器,),3.,主要特点,CP,的上升沿或下降沿触发；,抗干扰能力极强，工作速度很高，在触发沿瞬间，按 的规定更新状态；,功能齐全,(,保持、置,1,、置,0,、翻转,),，使用方便。,4.,波形图,设输出端,初态为,0,Q,J=K=,0,保持,J=K=,1,翻转,4.3.3,边沿触发器功能分类、功能表示方法及转换,一、边沿触发器功能分类,定义,在,CP,作用下，,J,、,K,取值不同时，具有,保持,、,置,0,、,置,1,、翻转,功能的电路，都叫做,JK,型时钟,触发器,。,1.,JK,型触发器,符号,特性表,J K,Q,n,+1,功能,0 0,0,1,1,0,1 1,Q,n,0,1,保持,置,0,置,1,翻转,特性方程,CP,下降沿,时刻有效,Q,Q,CP,C1,1J IK,J,K,Q,n,2.,D,型触发器,符号,特性表,特性方程,CP,上升沿,时刻有效,Q,Q,CP,C1,1D,D,D,Q,n,+1,功能,0,0,1,1,置,0,置,1,定义,在,CP,作用下，,D,取值不同时，具有,置,0,、,置,1,功能的电路，都叫做,D,型时钟,触发器,。,3.,T,型触发器,Q,Q,CP,C1,1T,T,T,Q,n,+1,功能,0,Q,n,1,Q,n,保持,翻转,CP,下降沿,时刻有效,4.,T,型触发器,Q,Q,CP,C1,Q,n,Q,n,+1,功能,0,1,1,0,翻转,CP,下降沿,时刻有效,在,CP,作用下，当,T,=0,时,保持,状态不变，,T,=1,时状态,翻转,的电路，叫,T,型时钟,触发器,。,每来一个,CP,就,翻转,一次的电路叫,T,型时钟触发器,.,二、边沿触发器逻辑功能表示方法,1.,特性表、卡诺图、特性方程,特性表、,卡诺图,、特性方程、,状态图,和时序图。,(1),特性表,(,真值表,),D,Q,n,+1,功能,0,0,置,0,1,1,置,1,J K,Q,n,Q,n,+1,功能,0 0,0 0,0,1,Q,n,保持,0,1,0,1,0,1,0,置,0,1,0,1,0,0,1,1,置,1,1 1,1 1,0,1,Q,n,翻转,(2),卡诺图,D,触发器：,单变量的函数，其卡诺图无意义。,JK,触发器：,1,0,0,1,1,1,0,0,Q,n,+1,Q,n,J K,01,00 01 11 10,(3),特性方程,D,触发器：,JK,触发器：,2.,状态图和时序图,(1),状态图,D,触发器：,0,1,D,=,0,D,=,1,D,=,1,D,=,0,JK,触发器,:,0,1,J,=,0,K,=,J,=,1,，,K,=,J,=,K,=,0,J,=,，,K,=,1,(2),时序图,D,触发器：,特点：,表述了,CP,对输入和触发器状态在时间上的对应,关系和控制或触发作用。,CP,上升,沿触发,JK,触发器：,CP,下降,沿触发,三、,边沿,触发器逻辑功能表示方法间的转换,1.,特性表,卡诺图、特性方程、状态图和时序图,Q,n,+1,Q,n,J K,0,1,000,1 11,1,0,J K,Q,n,+1,功能,0 0,Q,n,保持,0,1,0,置,0,1,0,1,置,1,1 1,Q,n,翻转,0,1,0,0,1,1,1,0,0,1,0,/,1,/,0,/,1,/,(1),特性表,卡诺图、状态图,(2),特性表,特性方程,向时序图的转换,(,略,),2.,状态图,特性表、卡诺图、特性方程和时序图,0,1,0,/,1,/,0,/,1,/,0,0,/,0,1,/,1,0,/,1,1,/,00,/,10,/,01,/,11,/,J K,Q,n,Q,n,+1,Q,n,+1,Q,n,JK,0,1,00 01 11 10,0 0,0 0,0,1,0,1,0,1,0 1,0,1,0,1,0,0,0,0,1 0,1,0,0,1,1,1,1,1,1 1,1 1,0,1,1,0,1,0,状态图,时序图,例,4.3.1,已知,CP,、,J,、,K,波形，画输出波形。,假设初始状态为,0,。,CP,J,K,0,1,0,0,/,0,1,/,1,0,/,1,1,/,01,/,11,/,00,/,10,/,1,0,0,1,1,1,0,0,0,0,Q,0,1,0,0,1,1,4.4,触发器的电气特性,4.4.1,静态特性,一、,CMOS,触发器,由于,CMOS,触发器的输入、输出以,CMOS,反相器,作为缓冲级，故特性与,CMOS,反相器相同，不赘述。,二、,TTL,触发器,与,TTL,反相器相同，不赘述。,4.4.2,动态特性,一、,输入信号的建立时间和保持时间,1.,建立时间,t,set,指要求触发器输入信号 先于,CP,信号的时间。,2.,保持时间,t,h,指保证触发器可靠翻转，,CP,到来后输入信号需保持的时间。,边沿,D,触发器的,t,set,和,t,h,均在,10 ns,左右。,CP,D,0 1 0,1 0 1,二、时钟触发器的传输延迟时间,指从,CP,触发沿到达开始，到输出端,Q,、,Q,完成状态改变所经历的时间。,1.,t,PHL,为输出端由高电平变为低电平的传输延迟时间。,TTL,边沿,D,触发器,7474,，,t,PHL,40 ns,。,2.,t,PLH,为输出端由低电平变为高电平的传输延迟时间。,7474,，,25 ns,。,三、时钟触发器的最高时钟频率,f,max,由于每一级门电路的传输延迟，使时钟触发器的最高工作频率受到限制。,7474,，,f,max,15 MHz,。,第四章 小 结,一、触发器,和门电路一样，也是组成数字电路的基本逻辑单元。它有,两个基本特性：,1.,有两个稳定的状态,（,0,状态和,1,状态）。,2.,在外信号作用下，两个稳定状态可相互转换；没有外信号作用时，保持原状态不变。,因此，触发器具有记忆功能，常用来保存二进制信息。,二、触发器的逻辑功能,指触发器输出的次态,Q,n,+1,与输出的现态,Q,n,及输入,信号之间的逻辑关系。触发器逻辑功能的描述方法主要,有,特性表、卡诺图、特性方程、状态转换图和波形图,（时序图）。,二、触发器的分类,1.,根据电路结构不同，触发器可分为,（,1,）基本触发器：输入信号电平直接控制。,特性方程,（,2,）同步触发器：时钟电平直接控制。,特性方程,同步,RS,触发器,CP,=1,（或,0,）时有效,同步,D,触发器,（约束条件）,二、触发器的分类,1.,根据,电路结构,不同，触发器可分为,（,3,）主从触发器：主从控制脉冲触发。,CP,下降沿（或上升沿）到来时有效,特性方程,主从,RS,触发器,主从,JK,触发器,（,4,）边沿触发器：时钟边沿控制。,CP,上升沿（或下降沿）时刻有效,特性方程,边沿,D,触发器,边沿,JK,触发器,2.,根据,逻辑功能,不同，时钟触发器可分为,二、触发器的分类,（,1,）,RS,触发器,（约束条件）,（,3,）,D,触发器,（,4,）,T,触发器,（,5,）,T,触发器,利用特性方程可实现不同功能触发器间逻辑功能的相互转换。,（,2,）,JK,触发器,练习,在图中所示的,CC4013,边沿,D,触发器中，,CP,、,D,、,S,D,、,R,D,的波形见图，试画出,Q,、,Q,的波形。,解,Q,Q,CP,C1,1D,D,S,S,D,R,R,D,S,D,、,R,D,异步置位（置,1,）、复位（置,0,）端。,CP,上升沿触发。,CP,D,S,D,R,D,Q,Q,