数字电路与逻辑设计教程-第2章.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,2,章 逻辑门电路,2.1,半导体器件的开关特性,2.2,双极型逻辑门电路,2.3,单极型逻辑门电路,本章小结,2.1,半导体器件的开关特性,在电子电路中，用高、低电平分别表示逻辑值的,1,和,0,两种状态，获得输出高、低电平的原理可由,图,2-1,表示。当开关,S,断开时，输出电压,U,0,为高电平,;,而开关,S,接通以后输出便为低电平。开关,S,是用晶体二极管或三极管组成的。只要能通过输人信号,U,i,控制二极管或三极管，使其工作在截止和导通两个状态，它们就可以起到图,2-1,中开关,S,的作用。,如果用高电平表示逻辑,1,，用低电平表示逻辑,0,，则这种表示方法为正逻辑，如,图,2-2(a),所示。反之，若以输出的高电平表示,0,，而以低电平表示,1,，则称为负逻辑，如,图,2-2(b),所示。除非特别说明，否则本书一律采用正逻辑。,下一页,返回,2.1,半导体器件的开关特性,2.1.1,二极管的开关特性,由于半导体二极管具有单向导电性，即外加正向电压时导通，外加反向电压时截止，所以它相当于一个受外加电压极性控制的开关。用它取代图,2-1,中的,S,，可以得到,图,2-3,所示的开关电路。,假定输入信号的高电平,U,IH,=U,CC,=10 V,，低电平,U,IL,=0 V,，并假定二极管,VD,为理想开关元件，即正向导通电阻为,0,，反向电阻为无穷大，则当,U,I,=U,IH,时，,VD,截止，,U,0,=U,OH,=U,CC,，而当,U,i,=U,IL,=0 V,时，,VD,导通，,U,0,=U,OL,=0 V,。,因此，可以用高、低电平控制二极管的开关状态，并在输出端得到相应的高、低电平输出信号。,上一页,下一页,返回,2.1,半导体器件的开关特性,然而在分析各种实际的二极管电路时发现，二极管的特性不是理想的开关特性，存在几个差别,:,半导体二极管的反向电阻不是无穷大，正向电阻也不是。,;,电压和电流是非线性的,;,还存在,PN,结表面的漏电阻和半导体的体电阻等。所以不是任何时候都满足上面对二极管特性所作的假定。,图,2-4,给出厂二极管,3,种近似的伏安特性曲线和对应的等效电路。,当外电路的等效电源,U,CC,和等效电阻,R,L,都很小时，二极管的正向导通压降和正向电阻都不能忽略，这时可以用图,2-4(a),中的折线作为二极管的近似特性曲线，并得到相应的等效电路。,上一页,下一页,返回,2.1,半导体器件的开关特性,当二极管的正向导通压降和外加电源电压相比不能忽略，而与外接电阻相比二极管的正向电阻可以忽略时，可采用图,2-4(b),所示的近似特性曲线和等效电路。当加到二极管两端的电压小于,U,ON,时，流过二极管的电流近似看做,0mA,。当外加电压大于,U,ON,以后，二极管导通，而且电流增加时二极管两端的电压基本不变，仍等于,U,ON,。下面将要讨论到的开关电路中，多数符合这种工作条件,(,即外加电源电压较低而外接电阻较大,),，因此经常使用这种方法。,当二极管的正向导通压降和正向电阻与外加电源电压和外接电阻相比均可忽略时，可以把二极管看做理想开关，用图,2-4(c),中与坐标重合的折线近似代替二极管的伏安特性曲线。,上一页,下一页,返回,2.1,半导体器件的开关特性,2.1.2,三极管的开关特性,在数字电路中，晶体三极管和二极管一样也常作开关使用。在模拟电路中已介绍了三极管的伏安曲线可分为,3,个工作区域,:,放大区、截止区和饱和区。对应这,3,个工作区域，三极管具有放大、截止和饱和三种工作状态。在模拟电路中，三极管主要工作于放大状态,;,在数字电路中，三极管作为开关元件，主要工作于截止和饱和这两种状态，而放大状态只是三极管从一种稳定状态向另一种稳定状态转换的过渡状态。要求三极管要有良好的稳定开关特性，接通,(,饱和状态,),和断开,(,截止状态,),特性，以及良好的瞬态开关特性,(,经过放大区,),。,图,2-5,给出了,NPN,型硅三极管的开关等效电路。,上一页,下一页,返回,2.1,半导体器件的开关特性,当输入电平是负值即,U,BE,时，其发射极反向偏置，,U,BC,0,，但只要不超过死区电压,U,r,，三极管仍然处于截止状态。,如果输入电压,U,i,升高，使,U,i,0.5 V(,锗管,0.2 V),即超过死区电压,U,r,，三极管处于放大状态。此时基极电流,I,B,0,，集电极电流,I,C,=,I,B,，,C-E,导通电阻相当于一个受,I,B,控制的电流源的内阻。三极管导通后，发射结正向压降钳位,U,BE,=0.7 V(,锗管,0.3 V,，输出电压,U,CE,=U,CC,-I,C,R,C,，其值大于,U,BE,，因此放大状态下的集电结始终反向偏置。,上一页,下一页,返回,2.1,半导体器件的开关特性,上一页,下一页,返回,2.1,半导体器件的开关特性,2.1.3 MOS,管的开关特性,MOS,管具有集成度高、输入阻抗高、功耗低、工艺简单和没有电荷存储效应等优点，在数字电路中具有后来者居上的地位。其主要缺点是工作速度稍慢。与,NPN,半导体三极管类似，,MOS,管的伏安特性曲线可以分为,3,个工作区域,:,非饱和区,(,可变电阻区,),、截止区和饱和区,(,恒流区,),。,图,2-6,给出了,NMOS,增强管的开关等效电路。,开启电压,U,T,是,MOS,管的一个重要参数。当栅一源电压,U,GS,0,，但由于漏一源间导电沟道尚未形成，因此漏极电流,I,D,=0A,输出电压,U,DS,=U,DD,。此时,MOS,管处于高阻状态，也即“关态”。,上一页,下一页,返回,2.1,半导体器件的开关特性,上一页,返回,2.2,双极型逻辑门电路,用来实现“与”“或”“非”基本逻辑运算的,3,种基本逻辑电路分别称为“与门”“或门”和“非门”。它们是数字电路中,3,种最基本的逻辑门电路。,下一页,返回,2.2,双极型逻辑门电路,2.2.1,与门、或门和非门,1.,与门,实现“与”逻辑功能的电路称为与门。与门有两个以上输入端和一个输出端。,图,2-7,所示为一个由二极管构成的与门电路。图中,A,B,为与门输入端，,F,为与门输出端。,(1),如果,U,A,=U,B,=+3 V,，都为高电平，则二极管,VD,1,和,VD,2,都导通，设二极管的正向导通压降为,U,D,=0.7 V,，则,U,F,=U,A,+U,D,=3+0.7=3.7 V,，输出为高电平。,(2),如果,A,和,B,中有一个处于高电平，另一个处于低电平，设,U,A,=3 V,U,B,=0 V,，二极管,VD,2,导通，使,F,点,U,F,=U,B,+U,D2,=0.7V,，二极管,VD,1,截止，输出为低电平。同理，,U,A,=-0 V,U,B,=+3 V,时，,VD,1,导通，,VD,2,截止，输出也为低电平。,(3),如果,U,A,=U,B,=0V,，都为低电平，则二极管,VD,1,和,VD,2,都导通，,U,F,=U,D,=0.7 V,，输出为低电平。,上一页,下一页,返回,2.2,双极型逻辑门电路,该电路输入,A,B,和输出,F,的电压取值关系见,表,2-1,。,如果用逻辑“,1,”表示高电平，逻辑“,0,”表示低电平，该电路输入和输出之间的逻辑取值关系见,表,2-2,，与门的逻辑表达式为,:,F=AB,与门电路的逻辑符号如,图,2-8,所示。,上一页,下一页,返回,2.2,双极型逻辑门电路,2.,或门,实现个输出端输入端，“或”功能的逻辑电路称为或门。或门有两个或两个以上输入端和一个输出端。,图,2-9,所示是一个由二极管构成的或门电路，图中,A,和,B,为或门的,F,为或门输出端。,(1),如果,U,A,=U,B,=+3 V,，都为高电平，则二极管,VD,1,和,VD,2,都导通，则,U,F,=U,A,+U,D,=3-0.7=2.3(V),，输出为高电平。,(2),如果,A,和,B,中有一个处于高电平，另一个处于低电平，设,U,A,=3 V,U,B,=0 V,，二极管,VD,2,导通，使,F,点,U,F,=,U,a,-U,D,=3-0.7=2.3(V),，二极管,VD,2,截止，输出为高电平。同理，,U,A,=-0 V,U,B,=+3 V,时，,VD,2,导通，,VD,1,截止，输出也为高电平。,(3),如果,U,A,=U,B,=0V,，都为低电平，则二极管,VD,1,和,VD,2,都导通，,U,F,=U,A,-U,D,=0-0.7=-0.7V,，输出为低电平。,上一页,下一页,返回,2.2,双极型逻辑门电路,该电路输入,A,B,和输出,F,的电压取值关系见,表,2-3,。,如果用逻辑“,1,表示高电平，逻辑“,0,表示低电平，该电路输入和输出之间的逻辑关系见真值,表,2-4,，或门的逻辑表达式为,:,F=A+B,或门电路的逻辑符号如,图,2-10,所示。,上一页,下一页,返回,2.2,双极型逻辑门电路,3.,非门,能实现“非”逻辑功能的电路称为非门，有时也称为反相器或倒相器，,图,2-11,所示是一个用双极型三极管构成的非门电路，该电路有一个输入端,A,，一个输出端,F,。负电源,U,BB,的作用是保证输入信号,U,i,为低电平时三极管可靠截止。,(1),当接低电平,U,A,=0 V,时，由电路知基一射极电压,U,BE,0.7 V,，使三极管,VT,的基极电流,I,B,I,BS,(,深度饱和时的基极电流,),而饱和导通，输出低电平，,U,F,=U,CES,=0.3 V,。,上一页,下一页,返回,2.2,双极型逻辑门电路,该电路输入,A,与,F,的逻辑关系是逻辑非，其真值表见,表,2-5,。非门的逻辑表达式为,:,F=,A,非门的逻辑符号如,图,2-12,所示。,上一页,下一页,返回,2.2,双极型逻辑门电路,2.2.2 TTL,与非门,根据制造工艺和工作机制的不同，集成数字电路分为双极型,(,两种载流子导电,),和单极型,(,一种载流子,),电路两大类。,TTL,型集成电路是一种双极型单片集成电路。在这种集成电路中，一个逻辑电路的所有元器件连线都制在同一块半导体芯片上。,由于这种数字集成电路的输入端和输出端的结构形式都采用了半导体三极管，所以一般称它为晶体管一晶体管逻辑电路，简称,TTL(Transistor,Transistor,Ligic,),电路。,TTL,集成电路产品有,54/74,通用系列、,54 H/74 H,高速系列、,54S/74S,肖特基系列和,54 LS/74 LS,系列低功耗肖特基系列。上述,4,种系列的主要差别主要反映在典型门的平均传输延迟时间和平均功耗这两个参数上，其他参数和外引线基本上是彼此兼容的。,上一页,下一页,返回,2.2,双极型逻辑门电路,1.TTL,电路组成,图,2-13(a),所示为,TTL,与非门的典型电路。该电路由输入级、倒相级、输出级三部分组成。,输入级由多发射极三极管,VT,1,和电阻,R,1,构成。它有一个基极、一个集电极和,3,个发射极，在原理上相当于基极和集电极分别连在一起的,3,个三极管，其等效电路如,图,2-13(b),所示。输人信号通过多发射极三极管实现“与”的作用。,上一页,下一页,返回,2.2,双极型逻辑门电路,中间级由三极管,VT,2,和电阻,R,2,、,R,3,组成，这一级又称为倒相级，即在,VTR,管的集电极和发射极同时输出两个相反的信号，能同时控制输出级的,VT,、和,VTS,管工作在截然相反的工作状态。,输出级是,VT,3,、,VT,4,、,VT,5,管和电阻,R,4,、,R,5,构成的“推拉式”电路，其中,VT,3,和,VT,4,复合管称为达林顿管。当,VT,5,导通时，,VT,3,和,VT,4,管截止,;,反之，,VT,5,管截止时，,VT,3,和,VT,4,管导通。倒相级和输出级等效于逻辑“非”的功能。,上一页,下一页,返回,2.2,双极型逻辑门电路,2.TTL,电路的工作原理,以图,2-13,所示的,TTL,与非门电路为例来讨论其工作原理。,1),输入全为高电平,(3.6 V),时的工作情况,电源,U,CC,通过,R,1,和,VT,1,管的集电极向,VT:,提供基极电流。使,VT,2,饱和，从而进一步使,VT,5,饱和导通，即与非门输出呈“,0,”电平。此时,VT,2,集电极电压为,:,此时,VT,3,微导通，,VT,4,管必然截止。,VT,1,管基极电位为,:,VT,1,管的发射结电压为,:,上一页,下一页,返回,2.2,双极型逻辑门电路,即,VT,1,管处于发射结反偏、集电结正偏的“倒置”放大状态。此时,I,B2,=I,C1,且很大，使,VT,2,管进人饱和状态,;,又由于,U,B5,=U,E2,，,I,B5,也很大，使,VT,5,管进人深度饱和，,r,ce5,很小，可允许驭动很大的灌电流负载，随着灌电流的增加,VT,5,的饱和深度缓慢减弱，致使输出电压,U,OL,缓慢上升，输出电压与负载电流基本呈线性关系，如,图,2-14(a),所示。,上一页,下一页,返回,2.2,双极型逻辑门电路,2),输入有低电平,(0.3 V),时的工作情况,当,VT,1,管发射极中有任一输入为“,0,电平,(0.3 V),时，,VT,1,管处于深度饱和状态，,C-E,的压降为,:,此时,VT,2,管基极电位为,:,因此，,VT,2,和,VT,5,管必然截止。由于,VT,2,管截止使,U,C2,接近价,U,CC,(+5V),可推动,VT,3,和,VT,4,管导通，故输出端,F,的电平为,:,上一页,下一页,返回,2.2,双极型逻辑门电路,其中忽略了,VT,3,管基极电流在,R:,上的压降，,I,R4,很小也可略去，即与非门输出呈“,1,电平,(3.6 V),。此时，与非门的输出电阻是,VT,3,和,VT,4,复合管射极输出器的输出电阻，也很小，可以驭动拉电流。但拉电流太大，,VT,3,管饱和加深，,VT,4,管电流加大，复合管的,下降，输出电阻上升，从而使输出电平下降，其输出特性如图,2-14(b),所示。,综上所述，当,VT,1,管发射极中有一输入为“,0,”时，,F,端输出为“,1”;,当,VT,1,管发射极输入全为“,1,”时，,F,端输出为“,0”,，可见该电路输入和输出之间的逻辑关系为“有,0,出,1,，全,1,出,0”,即实现了与非功能。其各管的工作情况见,表,2-6,。,上一页,下一页,返回,2.2,双极型逻辑门电路,在使用,TTL,电路时要注意输入端悬空问题。当,VT,1,管发射极全部悬空时，电源,U,CC,仍然通过电阻,R,1,和,VT,1,的集电极向,VT,2,管提供基极电流，致使,VT,2,和,VT,5,管导通，,VT,3,和,VT,5,管截止，,F,端输出为“,0,。当,VT,1,管发射极中有“,0,”输入，其余悬空时，则仍由“,0,”输入的发射极决定，最终,VT,2,和,VT,5,管截止，,VT,3,和,VT,4,管导通，,F,端输出为“,1,。由此可见，,TTL,电路输入端悬空相当于接“,1,电平。,上一页,下一页,返回,2.2,双极型逻辑门电路,3.TTL,与非门的传输特性,图,2-15,所示为,TTL,与非门的传输特性曲线，图中曲线大体分为,4,段,:AB,、,B C,、,CD,和,DE,。,(1)AB,段,:,U,i,0.6 V,时，,VT,2,开始导通，,U,C2,随,U,C1,的上升而下降，而经,VT,3,和,VT,4,使,U,0,随,U,C2,的下降而下降，出现了,BC,段,U,0,随,U,1,升高而下降的情况。这一段,U,B5,1.4 V,。,VT,5,饱和导通，,VT,4,截止，输入电压增加对输出电压影响不大。,U,0,=U,OL,0.35 V,，属于与非门的开门状态，亦即输入高电平、输出低电平的状态。对应于,U,0,0.35 V,时的最低输入电平称为开门电平,U,ON,，,U,ON,约为,2 V,。,从电压传输特性可以看出，输入低电平，输出就为高电平，此低电平可以有一定范围,(,如不大于,0.6 V,。输入高电平，输出就为低电平，这里的高电平也有一个范围,(,如大于,1.4 V),。在给定高、低电平的条件下，就决定了抗干扰能力。在电压传输特性曲线上可以求出其抗干扰的容限,(,或称为噪声容限,),。,上一页,下一页,返回,2.2,双极型逻辑门电路,4.TTL,与非门性能指标,1),输出高电平,U,OH,和输出低电平,U,OL,与非门至少一个输入端接低电平时，输出电压的值称为输出高电平,U,OH,。当输出空载时，,U,OH,在,3.6 V,左右,;,当输出端接有拉电流负载时，,U,OH,将有所降低，,U,OH(min,),=2.4 V,。,与非门所有输入端都接高电平时，输出电压的值称为输出低电平,U,OL,。其大小主要由,VT,5,的饱和深度及外接负载的灌电流决定。当输出空载时，,U,OL,约为,0.3 V,，当输出端接有负载时，,U,OL,将有所升高，,U,OL,=0.4 V,。,原则上输出高、低电平的实际取值范围必须确保能正确标识出逻辑值,y;,和“,0,，以免造成错误的逻辑操作。一般来说，输出高电平与低电平之间的差值越大越好，因为两者相差越大，逻辑值,1,”和“,0,”的区别便越明显，电路工作也就越可靠。,上一页,下一页,返回,2.2,双极型逻辑门电路,2),开门电平,U,ON,和关门电平,U,OFF,在额定负载条件下，使输出达到规定的低电平,U,OL,(,如,0.35 V),时输入高电平的最小值称为开门电平,U,ON,，典型数值为,U,ON,2 V,。,在保证输出电压额定高电平,U,OH,(3.6 V),的,90%,时所对应的输入低电平的最大值称为关门电平,U,OFF,，典型数值为,U,OFF,0.8 V,。,3),阈值电压,U,T,在输出电压,U,0,由高电平急剧转变到低电平转折区的中点所对应的输入电压,U,的值叫做阈值电压,(,又称门槛电压,),，用,U,T,表示，,U,T,1.4 V,。,上一页,下一页,返回,2.2,双极型逻辑门电路,4),噪声容限,噪声容限是用来说明门电路抗干扰能力的参数。,低电平噪声容限,:,在额定低电平,(0.35 V),输入时能叠加正向最大噪声,(,干扰信号,),电压，而输出高电平仍不低于额定值,3.6 V),的,90%,，即,U,NL,=U,OFF,-U,IL,=0.8-0.35=0.45(V),式中，,U,IL,表示门电路输入的低电平额定值。在实际应用中，门电路是串级连接的，一个门的输出往往是下一级门的输入，因此,U,IL,可认为是门的低电平输出值,(,约为,0.3 V),。,上一页,下一页,返回,2.2,双极型逻辑门电路,高电平噪声容限,:,在额定高电平,(3.6 V),输入时能叠加负向最大噪声,(,干扰信号,),电压，而输出电平仍维持额定值，即,U,NH,=U,IH,-U,ON,=3.6-1.8=1.8(V),同样，式中,U,IH,表示的输入高电平额定值，也就是前一级的输出高电平,(,约为,3.6 V),。,很显然，式中,U,NL,和,U,NH,越大，电路的抗干扰能力越强。,上一页,下一页,返回,2.2,双极型逻辑门电路,5),扇入系数,N,1,和扇出系数,N,0,扇入系数是指一个门电路所能允许的输入端个数。一般门电路的,N,1,为,15,个，最多不超过,8,个。,N,1,是在电路制造时预先安排好的，使用者只需注意对多余端的处理。为了避免干扰，一般不让多余端悬空，而是接到电源正端或者与接有信号的输入端并联使用，如,图,2-16,所示。接到电源正端的好处是可以不增加信号的驱动电流。并联使用的优点是可以提高逻辑上的可靠性，因为并联使用的输入端即使有一个断开，输入和输出之间的逻辑关系也不改变,;,缺点是要求信号提供的驱动电流要大一些。由于,TTL,电路输出级的驱动能力比较强，所以当输入信号来自其他,TTL,电路的输出时，经常采用并联的方法。,上一页,下一页,返回,2.2,双极型逻辑门电路,扇出系数表示与非门输出端最多能接几个同类与非门的个数，它表明了带负载的能力。设额定灌人电流为,I,L,，输入短路电流为,I,IS,，则,N,0,=I,L,/I,IS,一般希望,N,0,越大越好，典型的数值为,N,0,8,，功率驱动门的,N,0,可达,25,上一页,下一页,返回,2.2,双极型逻辑门电路,6),输入短路电流,I,IS,和输入漏电流,I,IH,当某一输入端接地，其余输入端悬空时，流人接地输入端的电流为输入短路电流,I,IS,，典型数值为,I,IS,2.2,mA,。,当某一输入端接高电平，其余输入端接地时，流人接高电平端的电流为输入漏电流，典型的数值为,I,IH,70A,。,将输入电压与输入电流之间的关系画一曲线，就得到,图,2-17,所示的输入特性曲线，在该曲线上可以找到,I,IS,和,I,IH,。,上一页,下一页,返回,2.2,双极型逻辑门电路,7),平均传输时间,t,Dd,信号经过任何门电路都会产生时间上的延迟，这是由器件本身物理特性决定的。平均传输时间是反映电路工作速度的重要指标。,当输入电压,U,1,由低电平变为高电平以后，输出电压,U,0,不能立即跟着跳变，而是要经过延迟时间,t,d,和一段下降时间,t,f,以后，才由高电平变为低电平。在输入电压,U,1,又从高电平跳变到低电平时，输出电压,U,0,则要经过存储时间,t,s,和上升时间,t,r,之后，才由低电平变为高电平。把输入跳变开始到输出电压下降,50%,的这一段时间,t,D1,称为下降时延。把输入负跳变到输出电压上升,50%,的这一段时间,t,D2,称为上升时延，如,图,2-18,所示。,上一页,下一页,返回,2.2,双极型逻辑门电路,在实际测量过程中，输入信号不可能是理想的矩形波，总有一定的上升时间和下降时间，通常,t,D1,取为输出电压下降沿,50%,处滞后输入电压上升沿,50%,处的时间间隔，,t,D2,取输出电压上升沿,50%,处滞后输入电压下降沿,50%,处的时间间隔，如,图,2-19,所示。,平均延迟时间,t,Dd,则定义为,t,D1,和,t,D2,的平均值，即,t,Dd,=(t,D1,+t,D2,)/2,显然，平均延迟时间越小，门电路的响应速度越快。一般,TTL,与非门的平均延迟时间在,10 40 ns,。,上一页,下一页,返回,2.2,双极型逻辑门电路,8),功耗,P,功耗是指门电路本身在工作时所消耗的电功率，它等于电源电压,E,C,和电源电流,I,C,的乘积，即,P=E,C,I,C,。门电路电源电压是固定的，而工作时的电流、电压却不是常数，且与电路的工作状态有关，因而门电路的功耗也不是恒定的。一般在输出为低电平时电路内导通的管子多，电流大，这时的功耗大,;,而当输出为高电平时，电路内管子大都截止，电流小，这时功耗也小。此外门电路的功耗还与其所带的负载有关。测与非门功耗时，将所有输入端接高电平或全部开路，输出空载，从电流表读出总电流,I,C,再与,E,C,相乘即得与非门的空载导通功耗。一般,TTL,与非门空载时通功耗,P,50,mW,。而输入端接低电平，输出高电平时的功耗为空载截止功耗，产品说明书中一般只给出空载导通功耗。,上一页,下一页,返回,2.2,双极型逻辑门电路,5.,常用,TTL,门电路芯片,除了与非门外，,TTL,门电路还有与门、或门、非门、或非门、与或非门、异或门等多种不同功能的产品。下面介绍几种常用的,TTL,门电路芯片。,1),非门,常用的,TTL,非门电路,TTL7404,由,6,个反相器芯片组成。,图,2-20,所示为芯片的引脚图。图中,+U,CC,为电源引脚，,GND,为接地引脚。,2),或非门电路,每个或非门电路可实现或非运算，即具有,“,有,1,出,0,，全,0,出,1”,的正逻辑功能。常用的,TTL,或非门集成芯片有,TTL7402,，集成块内部有,4,个二输入端的或非门，其引脚图如,图,2-21,所示。,上一页,下一页,返回,2.2,双极型逻辑门电路,3),与非门电路,常用的与非门电路芯片有,7400,和,7420,等。,7400,由,4,个二输入与非门构成，其引脚排列如,图,2-22(a),所示。,7420,由两个四输入与非门构成，其引脚排列如,图,2-22(b),所示。,4),与或非门电路,常用的,TTL,与或非门集成芯片中，,7451,是一个双,2x2,与或非门，它的引脚排列如,图,2-23,所示。,5),异或门,异或门具有,:“,输入相同，输出为,0;,输入不同，输出为,1”,的逻辑功能。常见的,TTL,或非门集成芯片有,7486,，芯片内部有四个异或门，它的引脚排列如,图,2-24,所示。,上一页,下一页,返回,2.2,双极型逻辑门电路,2.2.3,其他类型,TTL,门,在实际的数字电路中，需要实现的逻辑功能往往是多种多样的。,TTL,门电路的系列产品中除了上面介绍的几种外。还有两种特殊的,TTL,门，即,OC,门和三态门。,从分析,TTL,门电路的结构和原理可以看出，使用,TTL,器件时应注意两点。,上一页,下一页,返回,2.2,双极型逻辑门电路,(1),输出端不允许长久接地或与电源短接。,图,2-25(a),所示电路中，当输出端与地短路时，若电路输入使,VT,4,和,VD,导通，,VT,5,截止，则会有一个大电流长时间流过,VT,4,和,VD,，使它们过流烧毁,;,图,2-25(b),所示电路，当输出端与电源线相连，若电路输入使,VT,4,和,VD,截止，,VT5,饱和导通，也会长时间有电流流过,VT,5,，使它烧毁。因此一般的,TTL,门电路一定要防止上述的错误连接。,(2),两个,TTL,门的输出端不能直接连接在一起。在,图,2-26,所示电路中，因为当两个门并接时，若一个门输出为高电平，另一个门输出低电平，就会有一个很大的电流从截止门流到导通门，这个电流不仅会使导通门的输出低电平抬高，而且会使它因功耗过大而损坏。所以，一般的,TTL,门输出端不允许连接在一起。,上一页,下一页,返回,2.2,双极型逻辑门电路,1.,集电极开路与非门,(OC,门,),1,电路及逻辑符号,图,2-27(a),所示是一个,OC,门,(Open Collector Gate),电路，在此电路中，输出管,VT,5,集电极开路，相当于去掉了一般,TTL,与非门中的,VT,3,和,VT,4,三极管及电阻,R,4,和,R,5,。在使用时必须外接上拉电阻,R,D,和电源,E,D,。当输入端有,“0”,电平时，,VT,1,深度饱和，,VT,2,和,VT,5,均截止，输出端为,“1”,电平,(,高电平,Eo,)o,当输入端全为,“1”,电平时，,VT,2,和,VT,5,均饱和导通，输出端为,“0”,电平。所以，该电路具有与非逻辑功能。,OC,门电路符号如,图,2-27(b),(c),所示。,上一页,下一页,返回,2.2,双极型逻辑门电路,2)OC,门的典型应用,OC,门在计算机中应用很广泛，它可实现,“,线与,”,逻辑、逻辑电平的转换及总线传输。下面分别加以说明。,(1),实现,“,线与,”,逻辑。用导线将两个或两个以上的,OC,门输出端连接在一起，其总的输出为各个,OC,门输出的逻辑,“,与,”,，这种用导线连接而实现的逻辑与就称作为,“,线与,”(Wire-And,，如,图,2-28(a),所示为两个,OC,门用导线连接，实现线与逻辑的电路图，其逻辑关系为,:,F=F,1,F,2,门,1,输出,F,1,和门,2,输出,F,2,的输出表达式分别为,:,上一页,下一页,返回,2.2,双极型逻辑门电路,总输出,F,为两个,OC,门单独输出,F,1,和,F,2,的,“,与,”,，其输出表达式为,:,从总输出逻辑关系式可见，,OC,与非门的,“,线与,”,可用来实现输入和输出之间的,“,与或非,”,逻辑功能。,图,2-28(b),所示为,OC,门用导线连接的等效逻辑电路图，导线的连接相当于一个将两个与非门输出,F,1,和,F,2,相与的与门。,上一页,下一页,返回,2.2,双极型逻辑门电路,(2),实现逻辑电平的转换，可作为接口电路。在数字逻辑系统中，可能会应用到不同逻辑电平的电路，如,TTL,逻辑电平,(U,H,=3.6 V,U,L,=0.3 V),就和后面将要介绍到的,CMOS,逻辑电平,(U,H,=10 V,U,L,=0 V),不同。,如果信号在不同逻辑电平的电路之间传输就会不匹配，因此中间必须加上接口电路，,OC,门就可以用来做这种接口电路。,图,2-29,所示的电路就是用,OC,与非门作为,TTL,和,CMOS,门的电平转换的接口电路，,TTL,的逻辑高电平,U,H,=3.6 V,，输入,OC,门后，经,OC,门变换的输出低电平,U,L,=0.3V,；,TTL,的逻辑低电平,U,L,=0.3 V,，输入,OC,门后，经,OC,门变换，输出的高电平为外接电源,E,D,电平，即,U,H,=E,D,=l0V,，这就是,CMOS,所允许的逻辑电平值。,上一页,下一页,返回,2.2,双极型逻辑门电路,OC,门除作为电平转换接口外，还可作为感性负载的接口电路，,图,2-30,所示为用,TTL,和,OC,门作为继电器线圈的驱动电路。当,OC,与非门“全高出低”时，线圈,L,上流过电流，常开触点,S,闭合,;,当,OC,与非门“有低出高”时，线圈,L,上无电流流过，常开触点,S,断开。通常数字逻辑电路要外接指示电路，,图,2-31,所示为,OC,与非门驱动发光二极管,VD,的接口电路，当,OC,与非门“全高出低”时，有较大的电流从,U,CC,经电阻,R,、发光二极管,VD,到,OC,门输出端，发光二极管,VD,导通发亮,;,当,OC,与非门“有低出高”时，就不足以使二极管,VD,发亮的电流流过，发光二极管就会变暗。,上一页,下一页,返回,2.2,双极型逻辑门电路,(3),实现“总线”传输。如果将多个,OC,与非门按,图,2-32,所示形式连接，当某一个门的选通输入,E,i,为“,1,，其他门的选通皆为“,0,”时，这个,OC,门就被选通，它的数据输入信号,D,就经过此选通门送上总线。为了保证数据传送的可靠性，任何时候只允许一个门被选通，即只允许一个门挂在数据总线上，因为若多个门被选通，则这些,OC,门的输出会构成“线与”，就会使数据传送出错。,上一页,下一页,返回,2.2,双极型逻辑门电路,2.,三态门,1),电路及逻辑符号,三态门,(Three,一,State Output Gate),简称,TS,门，它是一种计算机广泛使用的特殊门电路。它有,3,种输出状态,:,高电平,U,OH,、低电平,U,OL,和高阻抗状态。其中,U,OH,和,U,OL,为工作态，高阻抗状态为禁止态。,注意,:,三态门不是具有,3,个逻辑值。在工作态下，它的输出可为逻辑“,1,和逻辑“,0;,在禁止态下，输出高阻表示输出端悬浮，此时该门电路与其他门电路无关，因此不是一个逻辑值。最简单的三态门电路如,图,2-33(a),所示，在此电路中，若控制端,E/D=0,时，,VT,6,三极管截止，,VT,5,VT,6,VD,2,构成的电路,上一页,下一页,返回,2.2,双极型逻辑门电路,对由,VT,1,VT,2,VT,3,VT,4,VD,1,构成的,TTL,基本与非门无影响，因此输出,F=AB,该门电路处于工作态,;,若控制端,E/D=,“,1,”时，,VT,6,饱和导通，,U,C6,0.3 V,，相当于在基本与非门一个输入端加上低电平，因此,VT,2,和,VT,3,管截止，同时管,VD,2,因,VT,6,管饱和而导通，使,VT,2,集电极电位,U,C2,=1 V(U,C2,=U,CE6,+U,D5,=0.3 V+0.7 V=1 V),，使,VT,4,和,VD,1,无导通的可能。此时的,F,处于高阻悬浮状态，这是三态门的禁止态。,三态门的逻辑符号如,图,2-33(b),(c),所示，,E/D,控制端有个小圆圈，表示低电平有效，即接“,0,”电平时处于工作态，接“,1,”电平时处于禁止态。使用时应注意,EN,控制端没有小圆圈时表示高电平有效，即接“,1,”时处于工作态，接“,0,”时处于禁止态。,上一页,下一页,返回,2.2,双极型逻辑门电路,2),三态门典型应用,三态门在数字系统中主要应用于总线传送，它可进行单向数据传送，也可进行双向数据传送。,(1),“三态门”构成单向总线。,图,2-34,所示为用三态门构成的单向数据总线。在任何时刻，,n,个三态门中仅允许其中一个控制输入端,E/,D,i,为“,0,，而其他门的控制端均为“,1,，也就是这个输入为“,0,”的三态门处于工作状态，其他门均处于高阻态，此门相应的数据,D,i,就被反相送上总线传送出去。若某一时刻同时有两个门的控制端,E/D,为“,0,，也就是两个三态门处于工作态，那么总线传送信息就会出错。单向总线的工作状况可用,表,2-7,进一步说明。,上一页,下一页,返回,2.2,双极型逻辑门电路,(2),“三态门”构成双向总线。,图,2-35,所示为用不同控制输入的三态门构成的双向总线。当控制输入信号,E/D,为,1,”电平时，,G,1,三态门处于工作态，,G,2,三态门处于禁止态，就将数据输入信号,D,i,的非送到了数据总线,;,当控制输入信号,E/D,为“,0,”电平时，,G,1,三态门处于禁止态，,G,2,三态门处于工作态，这时就将数据总线上的信号,D,的非送到了,D,2,。也就可以通过改变控制信号,E/D,的状态，总线实现分时的数据双向传送，其逻辑功能可用,表,2-8,进一步说明。,上一页,返回,2.3,单极型逻辑门电路,MOS,集成电路与双极型集成电路的根本区别在于使用厂,MOS,管作为开关元件。,MOS,管具有制造工艺简单、功耗低、输入阻抗高、集成度高，以及没有电荷存储效应等优点，在数字集成电路中处于后来者居上的地位。,MOS,集成电路按照所用管子类型的不同分为,NMOS,电路、,PMOS,电路和,CMOS,电路,3,种。,(1)NMOS,电路是由,NMOS,管构成的集成电路。其工作速度优于,PMOS,，但制造工艺要复杂一些。,(2)PMOS,电路是由,PMOS,管构成的集成电路。其制造工艺简单，问世较早，但是工作速度较低。,下一页,返回,2.3,单极型逻辑门电路,(3)CMOS,电路是由,PMOS,管和,NMOS,管构成的互补,MOS,集成电路，具有静态功耗低、抗干扰能力强、工作稳定性好、开关速度高等优点。这种电路的制造工艺较复杂，但随着生产工艺水平的提高，产品的数量和质量的提高很快，目前得到了广泛应用。,以,MOS,管做开关元件的门电路叫做,MOS,门电路。,MOS,门电路的种类很多，这里将介绍典型的,MOS,反相器、,MOS,与非门、,MOS,或非门及,CMOS,传输门。任何复杂的,MOS,电路都可以看成是由这几种典型的门电路组成的。,上一页,下一页,返回,2.3,单极型逻辑门电路,2.3.1,常见的,MOS,逻辑门,1),电路形式,图,2-36,所示为由,NMOS,增强型带电阻性负载反相器电路。设,NMOS,管,U,F,的开启电压,U,T,=4V,，导通时漏电阻,r,DS,=l0k,。当输入信号,A,为低电平,0V,时，,U,GS,U,T,，,VT,管工作在截止区，输出高电平,10,叭当输入信号,A,为高电平,l0V,时，输出,F,的电压为,:,上一页,下一页,返回,2.3,单极型逻辑门电路,为了使它的输出电平接近,0V,，负载电阻,R,D,的阻值必须很大。但在集成电路中制造大电阻将占用很大的芯片面积，这会使集成度大大下降，因此一般用另一个,MOS,管来替代大电阻,R,D,，这个作为有源负载的,MOS,管称为负载管，如,图,2-37,所示。,在图,2-37,所示的电路中，,VT,1,管为工作管，它是,NMOS,增强型管，它的跨导,g,m1,为,100 200 S,。,VT,2,管也是