实验二-利用MSI设计组合逻辑电路.docx

实验二 利用MSI设计组合逻辑电路

刘予歆

一、 实验目的
1、 编码器的原理理解，数据选择器的分析
2、 掌握MSI设计的组合逻辑电路的方法
3、 设计一个数据分配器
4、 设计一个简单的AU

二、 我要用的仪器：
数电实验箱、数字万用表、示波器
74LS00 74LS197 74LS138 74LS151

三、 实验原理
1、 数据分配器：74LS138：
如图1： S0，S1，S2是地址指示输入端，用三个端口表示8个地址的数据分配。G1是数据输入端，G1的脉冲输入信息传递到根据S0，S1，S2的指示的地址；而D0~D7端口则是数据分配后的输出， 否G2A和否G2B是使能端，当两者的输入电频同时为低是使芯片工作，否则D端的输出总是高电平。

2、 数据分配器： 74LS151：
如图2：S0，S1，S2是地址指示输入端，而D0~D7是数据输入端，根据S0，S1，S2的指示来将数据从Z端输出，而否Z端输出Z数据的反码（本实验在、暂时不用），而否E端接入低电频，使芯片工作。

四、实验内容
实验一：模拟数据分配器的使用
关于相关的实验一： 用74LS197模拟数据输入，其中包括S0，S1，S2指示的数据分配和一个数据读入端， 用示波器检测D0~D7每个输出波形，而它的真值表如表一。
实验电路如下：

经过示波器检测，如图4，在波形图中，D0接入10KHZ的方波脉冲，作为clock, 而D1，D2，D3是地址输入的波形，D7~D14记录了138数据分配器的地址输出波形。
如下表格，是从A到B点的电平记录
S0
0
1
0
1
0
1
0
1
S1
0
0
1
1
0
0
1
1
S3
0
0
0
0
1
1
1
1
地址

11
138低电平端口
D0
D4
D2
D6
D1
D5
D3
D7

图4

经过图4分析，经过S0，S1，S2地址调控，对应端口是G1数据输入的反码，为了区别无关地址输出端口的高电平，本实验G1的输入总是1，使得对应的数据分配地址输出是低电位的，在图4的波形中，我们可以从波形X 得到地址分配，从而在对应的波形X 中观察到低电位。

实验二：设计一个LU——数据选择器的应用：
如表二， 这是本次试验的目标，S2S1用来控制逻辑功能的选择，而Y=f(A, B), 如表三是S1，S0，A，B，Yi的真值表，对应的写出了杨树表达式。由于151芯片只有3个地址信号输入端，八个数据输入端，这对16个数据输入情况是不够用的，所以将对函数表达式进行化简，使得（B，Yi）合并，从D端口输入，而S1，S2和A从151的S0，S1，S2接入，否E接地，用示波器观察Z的输出波形，波形图如图5所示。
表二

真值表如下：
S1
S0
A
B
Yi
function
0
0
0
0
0

0
1
0
1
0
0
1
1
1
0
1
0
0
0

0
1
1
1
0
1
1
1
1
1
0
0
0
0

0
1
1
1
0
1
1
1
0
1
1
0
0
1

0
1
1
1
0
0
1
1
0

函数表达式如下：

根据函数表达式，将197芯片模拟信号输入，将Q1作为A，Q2作为S0，Q3作为S1，Q0作为B；A，S0， S1分别连入151的S2，S1，S0，而D0~7根据函数表达式接地，或高电平，或B，如图5的波形图：示波器中，波D1接Q3，D2接Q2，D3接Q1, 而D4接Q0,

图5
在波形图里，从A至B点进行分析，记录如下表：

S1
0
0
0
0
0
0
1
1
1
1
S

A
0
0
0
0
1
1
0
0
0
0
数据输入B/0/1
0
0
B=0
B=1
1
1
B=0
B=1
1
1
输出
0
0
0
1
1
1
0
1
1
1

如表格记录，输出和对应的数据输入一致，说明了电路设计的正确性，

实验三：AU设计
设计一个半加半减器对应输入情况如下表：
S
输入1
输入2
输出
进/借位C
0
A
B
A+B
进位
1
A
B
A-B
借位

于是列出真值表：
S
Ａ
Ｂ
Ｘ
Ｃ
０
０
０
０
０
０
１
１
０
１
０
１
０
１
１
０
１
１
０
０
０
０
０
１
１
１
１
０
１
０
１
１
０
０

根据真值表写函数表达式如下：

根据函数表达式，具体方法有三种：
（1） 用逻辑门实现
如下图示，为电路图：

波形图如下：

如图分析：Ｄ４是和／差，当Ｄ１／Ｄ２电位不同时，为高电位；对于Ｄ５，是进／借位，当ＡＢＣ＝１１０／０１１时，才为高电位。

（2） 74LS138实现

如下图示，为电路图：其中和与差得输出对应138芯片的1、2、6、7接口，进借位对应4、6接口，用138的Q1做S，Q2做A，Q2做B

波形图如下：

如图分析：Ｄ４是和／差，当Ｄ１／Ｄ２电位不同时，为高电位；对于Ｄ５，是进／借位，当ＡＢＣ＝１１０／０１１时，才为高电位。

（3） 用两次74LS151实现，分别记录和差||进借位的结果
如下图示，为电路图：

但是由于数字电路试验箱的151芯片有限，所以将和差得结果和进借位的结果分开做，并记录

波形图如下：
记录和差得波形图

记录进借位的波形图

如图分析：
对于和差波形，当Ｄ４是和／差，当Ｄ１／Ｄ２电位不同时，为高电位；对于Ｄ５，是进／借位，当ＡＢＣ＝１１０／０１１时，才为高电位。
实验四：ALU设计

功能以及真值表如下：
S2
S1
S0
A
B
Cn-1
Y
C
功能
0
0
0
0
0

0

与
0
1

0

1
0

0

1
1

1

0
0
1
0
0

0

或
0
1

1

1
0

1

1
1

1

0
1
0
0
0

1

A非
0
1

1

1
0

0

1
1

0

0
1
1
0
0

1

B非
0
1

0

1
0

1

1
1

0

1
0
0
0
0

0

异或
0
1

1

1
0

1

1
1

0

1

0

1

0
0
0
0
0
全加
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
1

1

0

0
0
0
0
0
全减
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
1
1
1

N/A

电路图如下设计：

如上图，A区用两个74LS197芯片模拟信号输入，其中A1区的197芯片Q0代表真值表的A，Q1代表B，Q2代表本借位或低进位C；A2区的的197芯片Q1代表真值表的S2，Q2代表S1,Q3代表S2.
B区模拟了和、或、非、异或四个功能；
C区实现全加器功能，其中第一个74LS20链接138芯片1、2、4、7接口，记录和差；
第二个芯片74LS20链接138芯片3、5、6、7接口，记录下一个进位；
第三个芯片74LS20链接138芯片2\4\6\7接口，记录借位。
D去是两个151芯片，选着数据输入，
E区将真值表中的Y与C区分开，接入示波器

实际实验说明；由于数电实验箱的197和151芯片有限，所以将真值表中的Y和C分开实验。
（1） 当记录Y时，只用了电路图上方的197芯片，用197的Q3，和两个模拟开关模拟数据选择输入S2、S1、S0
波形图如下，D1~3是A，B，C，而D4~6是数据选择

如上图，断开两个模拟开关，当D6是低电平是，数据选择是000，实现逻辑和，当D1和D2同时为高
电平时，D7输出才是高电平，否则D7是低电平；
当D6是高电平时，数据选择是001，实现的是逻辑或运算，当D1，D2同时为0是，D7才是0；当D1，D2某一个或同时是1时，D7是1；

当打开其中一个模拟开关时，波形图如下：

这是一个逻辑否的功能，其中D5是高电位（打开了一个开关），当D6为0时，实现010的非A的功能，其中对应的D7电位总是与A对应的D1电位相反；
当D6为1时，实现011的否B的功能，D7与B对应的D2电位总是相反；

当换成另外一个模拟开关打开的时候，波形图如下：

当D6为低电位时，实现100功能的异或，当D1、D2的电位不同是，D7的电位是1；否则，Ｄ７的电位是０；
当Ｄ６的电位是１时，实现１０１功能，但是Ｄ７的结果总是０；因此，估计是某根线搭接错了。

去实验室重新实验，以上数据作废

由于ALU线路复杂，容易搭错线，所以决定不用Q3输入，而是用三个模拟开关模拟S1~3的数据选择输入。
（1）当数据选择为000是，波形图如下：当D1和D2同时为高电位时，D7输出才是高，符合逻辑和。

（2）当数据选择为001是，波形图如下：当D1和D2同时为低电位时，D7输出才是低，符合逻辑或。

（3）当数据选择为010是，波形图如下：D7与D1的电位总是相反，符合非A。

（4）当数据选择为011是，波形图如下：波形图如下：D7与D2的电位总是相反，符合非B

（５）当数据选择为100是，波形图如下：只有D1和Ｄ２的电位相反时，Ｄ７才是高电位，饭盒逻辑异或。

（６）当数据选择为１０１是，波形图如下：当Ｄ１Ｄ２Ｄ３＝１１０／１０１／０１１/000时，D7为低电位，否则为高电位，符合全加的逻辑。

（７）当数据选择为１１0是，波形图如下：

由于实验中途的意外，出现局部断线，重新接线，但是示波器的接头对Ｄ４和Ｄ６接反了，实际上，这是１１０的功能，而不是０１１；
波形符合以下逻辑：即为全减的差
S２
Ｓ１
S0
A
B
Yi
function

当两个模拟开关全部打开时，

对于进位/借位的实验

当记录C时，只用了下方的197芯片，用三个模拟开关模拟A、B、Cn-1

当实现101功能时，波形图如下：当D1~3有两个或三个高电位时，Ｄ７为高电位，符合全加的进位逻辑。

（2）当我实现110的借位功能时，波形图如下

然而，这是一个错误的波形图，因为周四上午，周五下午，周一下午，一直在做实验，耗时长，结果疲倦，造成在写实验报告是才排查出实验箱的151选择器的某个接口有故障，导致这个借位波形形成失败。

四、 实验分析

1、 对于实验一，通过了G1接入1的电平，在输出端找到低电位，即为输出地址，器编号和地址输入端信号一致，总而更熟悉的了解数据分配器的使用
2、 对于实验二，逻辑判断似乎和数据选择器不相干，但是同过真值表和函数表达式的简化可以是两者结合进行试验。对于端口有限的情况，化简函数是要领。
3、 实验三，用逻辑门的方法直接，客观；而用１３８芯片，要注意函数表达式的使用，接对１３８的接口；１５１的方面，原理与１３８相似
4、 ＡＬＵ逻辑功能较多，所以注意功能的细化，将一个个的功能用部分小电路实现，在根据数据选择来进行对小电路的链接。但是试验中，学会排查实验箱的故障是必备的技能，通过一次次的失败，明白在复杂的电路中，学会搭配线的颜色，有利区分，避免错误；而没有及时发现实验器材的故障，对时间方面也会造成损失。
18 / 18