数字电路及系统设计课后习题答案.doc

1.1将下列各式写成按权展开式：
（352.6）10=3×102+5×101+2×100+6×10-1
（101.101）2=1×22+1×20+1×2-1+1×2-3
（54.6）8=5×81+54×80+6×8-1
（13A.4F）16=1×162+3×161+10×160+4×16-1+15×16-2

1.2按十进制0~17的次序，列表填写出相应的二进制、八进制、十六进制数。
解：略

1.3二进制数00000000~11111111和0000000000~1111111111分别可以代表多少个数？
解：分别代表28=256和210=1024个数。

1.4 将下列个数分别转换成十进制数：（1111101000）2，（1750）8，（3E8）16
解：（1111101000）2=（1000）10
（1750）8=（1000）10
（3E8）16=（1000）10

1.5将下列各数分别转换为二进制数：（210）8，（136）10，（88）16
解：结果都为：（10001000）2

1.6 将下列个数分别转换成八进制数：（111111）2，（63）10，（3F）16
解：结果都为（77）8

1.7 将下列个数分别转换成十六进制数：（11111111）2，（377）8，（255）10
解：结果都为（FF）16

1.8 转换下列各数，要求转换后保持原精度：
解：（1.125）10=（1.0010000000）10——小数点后至少取10位
（0010 1011 0010）2421BCD=（11111100）2
（0110.1010）余3循环BCD码=（1.1110）2

1.9 用下列代码表示（123）10，（1011.01）2：
解：（1）8421BCD码：
（123）10=（0001 0010 0011）8421BCD
（1011.01）2=（11.25）10=（0001 0001.0010 0101）8421BCD
（2）余3 BCD码
（123）10=（0100 0101 0110）余3BCD
（1011.01）2=（11.25）10=（0100 0100.0101 1000）余3BCD
1.10 已知A=（1011010）2，B=（101111）2，C=（1010100）2，D=（110）2
（1） 按二进制运算规律求A+B，A-B，C×D，C÷D，
（2） 将A、B、C、D转换成十进制数后，求A+B，A-B，C×D，C÷D，并将结果与（1）进行比较。
解：（1）A+B=（10001001）2=（137）10
A-B=（101011）2=（43）10
C×D=（111111000）2=（504）10
C÷D=（1110）2=（14）10
（2）A+B=（90）10+（47）10=（137）10
A-B=（90）10-（47）10=（43）10
C×D=（84）10×（6）10=（504）10
C÷D=（84）10÷（6）10=（14）10
两种算法结果相同。

1.11 试用8421BCD码完成下列十进制数的运算。
解：（1）5+8=（0101）8421BCD+（1000）8421BCD=1101 +0110=（1 0110）8421BCD=13
（2）9+8=（1001）8421BCD+（1000）8421BCD=1 0001+0110=（1 0111）8421BCD=17
（3） 58+27=（0101 1000）8421BCD+（0010 0111）8421BCD=0111 1111+ 0110=（1000 0101）8421BCD=85
（4）9-3=（1001）8421BCD-（0011）8421BCD=（0110）8421BCD=6
（5）87-25=（1000 0111）8421BCD-（0010 0101）8421BCD=（0110 0010）8421BCD=62
（6）843-348 =（1000 0100 0011）8421BCD-（0011 0100 1000）8421BCD
=0100 1111 1011- 0110 0110=（0100 1001 0101）8421BCD=495
1.12试导出1位余3BCD码加法运算的规则。
解：1位余3BCD码加法运算的规则
加法结果为合法余3BCD码或非法余3BCD码时，应对结果减3修正[即减(0011)2]；相加过程中，产生向高位的进位时，应对产生进位的代码进行“加33修正”[即加(0011 0011)2]。

2.1 有A、B、C三个输入信号，试列出下列问题的真值表，并写出最小项表达式∑m（）。
（1）如果A、B、C均为0或其中一个信号为1时。输出F=1，其余情况下F=0。
（2）若A、B、C出现奇数个0时输出为1，其余情况输出为0。
（3）若A、B、C有两个或两个以上为1时，输出为1，其余情况下，输出为0。
解：F1(A,B,C)=∑m（0，1，2，4）
F2(A,B,C)=∑m（0，3，5，6）
F3(A,B,C)=∑m（3，5，6，7）

2.2 试用真值表证明下列等式：
（1）A`B+B`C+A`C=ABC+`A`B`C
（2）`A`B+`B`C+`A`C=AB BC AC
证明：（1）
ABC
A`B+B`C+A`C

ABC
ABC+`A`B`C
000
001
010
011
100
101
110
111
1
0
0
0
0
0
0
1

000
001
010
011
100
101
110
111
1
0
0
0
0
0
0
1
真值表相同，所以等式成立。
（2）略

2.3 对下列函数，说明对输入变量的哪些取值组合其输出为1？
（1）F（A,B,C）=AB+BC+AC
（2）F（A,B,C）=(A+B+C)(`A+`B+`C)
（3）F（A,B,C）=(`AB+`BC+A`C)AC
解：本题可用真值表、化成最小项表达式、卡诺图等多种方法求解。
（1）F输出1的取值组合为：011、101、110、111。
（2）F输出1的取值组合为：001、010、011、100、101、110。
（3）F输出1的取值组合为：101。

2.4 试直接写出下列各式的反演式和对偶式。
(1) F(A,B,C,D,E)=[(A`B+C)·D+E]·B

(2) F(A,B,C,D,E)=AB+`C`D+BC+`D+`CE+B+E

(3) F(A,B,C)=`A`B+C `AB C
解：(1) `F=[(`A+B)·`C+`D]·`E+`B
F'=[(A+`B)·C+D]·E+B

(2) `F=(`A+`B)(C+D)·(`B+`C)·D·(C+`E)·`B·`E
F'=(A+B)(`C+`D)·(B+C)·`D·(`C+E)·B·E

(3)`F=(A+B)·`C+ A+`B+C

F'=(`A+`B)·C+`A+B+`C

2.5用公式证明下列等式：
(1)`A`C+`A`B+BC+`A`C`D=`A+BC
(2) AB+`AC+(`B+`C) D=AB+`AC+D
(3) `BC`D+B`CD+ACD+`AB`C`D+`A`BCD+B`C`D+BCD=`BC+B`C+BD

(4) A`B`C+BC+BC`D+A`BD=`A + B +`C+`D
证明：略

2.6 已知`ab+a`b=aÅb,`a`b+ab=a¤b,证明：
（1） aÅbÅc=a¤b¤c
（2） aÅbÅc=`a¤`b¤`c
证明：略

2.7试证明：
（1）若`a`b+ a b=0则a x+b y=a`x + b`y
（2）若`a b+a`b=c，则`a c + a`c=b
证明：略
2.8将下列函数展开成最小项之和：
（1） F（ABC）=A+BC
（2） F（ABCD）=（B+`C）D+(`A+B) C
（3） F(ABC)=A+B+C+`A+B+C
解：（1）F（ABC）=∑m(3,4,5,6)
(2) F（ABCD）=∑m(1,3,5,6,7,9,13,14,15)
(3) F(ABC)=∑m(0,2,6)

2.9将题2.8中各题写成最大项表达式，并将结果与2.8题结果进行比较。
解：（1）F（ABC）=∏M(0,1,2)
(2) F（ABCD）=∏M(2,4,8,10,11,12)
(3)F（ABC）=∏M(1,3,4,5,7)

2.10试写出下列各函数表达式F的`F和F¢的最小项表达式。
（1） F=ABCD+ACD+B`C`D
（2） F=A`B+`AB+BC
解：（1）`F=∑m(0,1,2,3,5,6,7,8,9,10,13,14)
F'=∑m(1,2,5,6,7,8,9,10,12,13,14,15)
(2) `F=∑m(0,1,2,3,12,13)
F'=∑m(2,3,12,13,14,15)

2.11试用公式法把下列各表达式化简为最简与或式
（1）F=A+AB`C+ABC+BC+B
解：F =A+B
(2) F=(A+B)(A+B+C)(`A+C)(B+C+D)
解：F'=AB+`AC
(3) F=AB+`A`B ·BC+`B`C
解：F=AB+`B`C+`AC
或：F=`A`B+A`C+BC
(4) F=A`C`D+BC+`BD+A`B+`AC+`B`C
解：F=A`D+C+`B
(5) F=AC+`BC+B(A`C+`AC)
解：F=AC+`BC

2.12 用卡诺图把下列函数化简为最简与或式
（1）F(A,B,C)=åm(0,1,2,4,5,7)
解：F=`B+`A`C+AC
图略

（2）F(A,B,C,D)=åm(0,2,5,6,7,9,10,14,15)
解：F=A`B`CD+`A`B`D+`ABD+BC+C`D
图略
（3）F(A,B,C,D)=åm(0,1,4,7,9,10,13) +åf(2,5,8,12,15)
解：F=`C+BD+`B`D
图略
（4）F(A,B,C,D)=åm(7,13,15) 且`A`B`C=0, `AB`C=0, `A`BC=0
解：F(A,B,C,D)=BD
图略
(5) F(A,B,C,D)=AB`C+A`B`C+`A`BC`D+A`BC`D且ABCD不可同时为1或同时为0
解：F(A,B,C,D)=`B`D+A`C
图略
（6）F(A,B,C,D)=ÕM (5,7,13,15)
解：F=`B+`D
图略
（7）F(A,B,C,D)=ÕM (1,3,9,10,14,15)
解：F=`A`D+`AB+`C`D+B`C+A`BCD
图略
（8）F(A,B,C,D,E)=åm(0,4,5,6,7,8,11,13,15,16,20,21,22,23,24,25,27,29,31)
解：F=`C`D`E+`BC+CE+BDE+ABE
图略
2.13用卡诺图将下列函数化为最简或与式
（1）F(A,B,C)=åm(0,1,2,4,5,7)
解：F=(A+`B+`C)(`A+`B+C)
图略
（2）F(A,B,C)=ÕM (5,7,13,15)
解： F=(`B+`D)
图略
2.14已知：F1(A,B,C)=åm(1,2,3,5,7) +åf(0,6)，F2(A,B,C)=åm(0,3,4,6) +åf(2,5)，求F=F1ÅF2的最简与或式
解：F=A+`B

4.1 分析图4.1电路的逻辑功能
解：（1）推导输出表达式（略）
(2) 列真值表（略）
（3）逻辑功能：当M=0时，实现3位自然二进制码转换成3位循环码。
当M=1时，实现3位循环码转换成3位自然二进制码。
4.2分析图P4.2电路的逻辑功能。

解：(1)从输入端开始，逐级推导出函数表达式。（略）
(2)列真值表。（略）
(3)确定逻辑功能。假设变量A、B、C和函数F1、F2均表示一位二进制数，那么，由真值表可知，该电路实现了一位全减器的功能。
A、B、C、F1、F2分别表示被减数、减数、来自低位的借位、本位差、本位向高位的借位。

4.3分析图4.3电路的逻辑功能
解：实现1位全加器。
4.4设ABCD是一个8421BCD码，试用最少与非门设计一个能判断该8421BCD码是否大于等于5的电路，该数大于等于5，F= 1；否则为0。
解： 逻辑电路如下图所示：

4.5 试设计一个2位二进制数乘法器电路。
解：为了使电路尽量简单，希望门数越少越好，本电路是四输出函数，圈卡诺圈时要尽量选择共有的卡诺圈以减少逻辑门的数量。电路图略。

4.6 试设计一个将8421BCD码转换成余3码的电路。
解： 电路图略。

4.7在双轨输入条件下用最少与非门设计下列组合电路：
解：略

4.8在双轨输入信号下，用最少或非门设计题4.7的组合电路。
解：将表达式化简为最简或与式：

(1)F=(A+C)(`A+B+`C)= A+C+`A+B+`C

(2)F=(C+`D)(B+D)(A+`B+C)= C+`D+B+D+A+`B+C

(3)F=(`A+`C)(`A+`B+`D)(A+B+`D)= `A+`C+`A+`B+`D+A+B+`D

(4)F=(A+B+C)(`A+`B+`C)= A+B+C+`A+`B+`C

4.9 已知输入波形A、B、C、D，如图P4.4所示。采用与非门设计产生输出波形如F的组合电路。
解： F=A`C+`BC+C`D电路图略

4.10电话室对3种电话编码控制，按紧急次序排列优先权高低是：火警电话、急救电话、普通电话，分别编码为11，10，01。试设计该编码电路。
解：略

4.11 试将2/4译码器扩展成4/16译码器
解：
A1 `EN `Y3
A0 2/4 `Y2
译码器 `Y1
`Y0

A3
A2

`EN
A1 2/4(4)
A0 `Y0`Y1`Y2`Y3

`EN
A1 2/4(2)
A0 `Y0`Y1`Y2`Y3

`EN
A1 2/4(1)
A0 `Y0`Y1`Y2`Y3

A1
A0
`EN
A1 2/4(3)
A0 `Y0`Y1`Y2`Y3

`Y0`Y1`Y2`Y3`Y4`Y5`Y6`Y7`Y8`Y9`Y10`Y11 `Y12`Y13`Y14`Y15

4.12试用74138设计一个多输出组合网络，它的输入是4位二进制码ABCD，输出为：
F1：ABCD是4的倍数。
F2：ABCD比2大。
F3：ABCD在8～11之间。
F4：ABCD不等于0。
解：电路如下图所示：

4.13 试将八选一MUX扩展为六十四选一MUX。
解：方法一：

Y
Y7
Y6
Y1
Y0
D63
D57
D56
D55
D49
D48
D15
D9
D8
D7
D1
D0
A0
A1
A2
A3
A4
A5
0
0
1
A2 `Y0
A1 `Y1
A0 `Y2
74138 `Y3
E1 `Y4
`E2A `Y5
`E2B `Y6
`Y7

³1

EN
A2
A1
A0
D0
D1 74151(8) Y
D2
D3
D4
D5
D6
D7

EN
A2
A1
A0
D0
D1 74151(7) Y
D2
D3
D4
D5
D6
D7

EN
A2
A1
A0
D0
D1 74151(2) Y
D2
D3
D4
D5
D6
D7

EN
A2
A1
A0
D0
D1 74151(1) Y
D2
D3
D4
D5
D6
D7

方法一电路图

方法二：

Y
A3
A4
A5

EN
A2
A1
A0
D0
D1 74151(1) Y
D2
D3
D4
D5
D6
D7
Y7
Y6
Y1
Y0
D63
D57
D56
D55
D49
D48
D15
D9
D8
D7
D1
D0
A0
A1
A2

EN
A2
A1
A0
D0
D1 74151(8) Y
D2
D3
D4
D5
D6
D7

EN
A2
A1
A0
D0
D1 74151(7) Y
D2
D3
D4
D5
D6
D7

EN
A2
A1
A0
D0
D1 74151(2) Y
D2
D3
D4
D5
D6
D7

EN
A2
A1
A0
D0
D1 74151(1) Y
D2
D3
D4
D5
D6
D7

方法二电路图

4.14试用74151实现下列函数：

解：(1)电路图如下所示：

(2)F(A,B,C)=A`B+`AB+C
解：
EN
A2
A1
A0
D0
D1 74151 Y
D2
D3
D4
D5
D6
D7

A
B
C
0
1
1
1
1
1
0
1
F

(3)F(A,B,C,D)=A`BC+B`CD+AC`D
解：
EN
A2
A1
A0
D0
D1 74151 Y
D2
D3
D4
D5
D6
D7

A
B
C
0
0
D
0
0
1
D
`D
F

解：
令A=A2、B=A1、C=A0则：D0 = D7 =`D, D1 = D, D6 = 1, D2 = D3 = D4 = D5 = 0。
相应的电路图如下图所示：

(5)F(A,S,C,D,E)=AB`CD+`ABCE+`B`C`DE
解：电路图略。
4.15用½74153实现下列函数：

解：电路图如下：

（2）F(A,B,C)=åm(1,2,4,7)

EN
A1
A0
D0 Y
D1
D2
D3
A
B
`C
`C
C
C
F

解：

4.16试在图4.2.31的基础上增加一片7485，构成25位数据比较器。
解：=
A3A2A1A0 B3B2B1B0

(A>B)i
(A=B)i 7485
(A<B)i
FA>B FA=B FA<B
A20
B20
A24A23A22A21
B24 B23B22B21
=
A3A2A1A0 B3B2B1B0

(A>B)i
(A=B)i 7485
(A<B)i
FA>B FA=B FA<B
A5
B5
A9A8A7A6
B9B8B7B6
A3A2A1A0 B3B2B1B0

(A>B)i
(A=B)i 7485
(A<B)i
FA>B FA=B FA<B
0

=
A3A2A1A0 B3B2B1B0

(A>B)i
(A=B)i 7485
(A<B)i
FA>B FA=B FA<B
A0
B0
A4A3A2A1
B4B3B2B1
=
A3A2A1A0 B3B2B1B0

(A>B)i
(A=B)i 7485
(A<B)i
FA>B FA=B FA<B
A10
B10
A14A13A12A11
B14 B13B12B11
=
A3A2A1A0 B3B2B1B0

(A>B)i
(A=B)i 7485
(A<B)i
FA>B FA=B FA<B
A15
B15
A19A18A17A16
B19 B18B17B16
FA>B FA=B FA<B

4.17设A=A3A2A1A0,B=B3B2B1B0均为8421BCD码。试用74283设计一个A、B的求和电路。（可用附加器件）
解：设CO S3S2S1S0为A、B的二进制和，则当CO=1或S3S2S1S0>1001时，须加0110修正项进行调整，计算结果为C4C3C2C1C0。
0
0
S0
S1
S2
S3

A3
A2
A1 CO
A0 S3
CI 74283 S2
B3 S1
B2 S0
B1
B0

³1

&
B0
B1
B2
B3
A0
A1
A2
A3

A3
A2
A1 CO
A0 S3
CI 74283 S2
B3 S1
B2 S0
B1
B0
C4
C3
C2
C1
C0

4.18用74283将8421BCD码转换为余3BCD码。
解：电路图如右所示：

4.20用74283将8421BCD码转换为5421BCD码。
解：

4.21设A=A3 A2 A1 A0 ， B=B3 B2 B1 B0是两个4位二进制数。试用7485和74157（四二选一MUX）构成一个比较电路并能将其中大数输出。试画出逻辑图。

4.22分析如下图所示的组合网络中，当 ABCD 从0100向1101变化时和 ABCD 从 1000向1101变化时，是否会出现冒险？试用增加多余项和取样脉冲的方法来避免冒险现象。
解：1.当 ABCD 从0100向1101变化时：电路中存在功能冒险。
2.当 ABCD 从1000向1101变化时：电路中不存在功能冒险。
再判断是否有逻辑冒险：AC = 10 时，存在0型逻辑冒险。
3．增加多余项的方法消除逻辑冒险：

4．加取样脉冲法避免冒险：

5.1 基本触发器的逻辑符号与输入波形如图P5.1所示。试作出 Q、Q 的波形。

图 P5.1
5.2 图P5.2电路，在开关S由A点拨到B点，再由B点拨回A点过程中，A、B两点电压波形如图中所示。试作出Q 和 Q 端的波形。
图 P5.2

5.3分析图P5.3的逻辑功能：列出真值表，导出特征方程并说明 SD、RD的有效电平。

解：(1)列真值表如下 下略

5.4 对于图P5.4电路，试导出其特征方程并说明对A、B的取值有无约束条件。
解：(1)列真值表如下 下略

5.5 试写出图P5.5触发器电路的特征方程。
CP=0时，Qn+1=Qn

图 P5.5

5.6 试写出图P5.6各触发器电路的特征方程。

图 P5.6

（b）～（h）略

5.7维阻D触发器的CP和D信号如图P5.7所示，设触发器Q端的初态为“0”，试作Q端波形。

图P5.7 图P5.8
5.8 维阻D触发器构成的电路如图P5.8所示，试作Q端波形。

解：特征方程为： ，Q端波形如图P5.8所示。

5.10画出图P5.10中Q端的波形。设初态为“0”。

解：Q端波形如图P5.10所示。

图P5.10

5.11画出图P5.11电路Q端的波形。设初态为“0”。

解：Q端波形如图P5.11所示。

图P5.11
P5.12
5.12 画出图P5.12电路中Q1、Q2的波形。
Q端波形如图P5.12所示。

5.13 画出图P5.13电路中 Q1和 Q2的波形。

图P5.13

5.14试作出图P5.14中Q端和Z端的波形。设Q的初态为“0”。

解： Q、Z端波形如图P5.14所示。

图P5.14 图P5.15

5.15画出图P5.15电路中Q端的波形。

解：Q端波形如图P5.15所示。

5.16 试作出图P5.16电路中QA、QB的波形。

解：Q端波形如图P5.16所示。

图P5.16 图P5.17
5.17试作出图P5.17电路中Q1、Q2的波形。

解：Q端波形如图P5.17所示。

5.18 试作出图P5.18电路中Q1和Q2的波形（设Q1和Q2的初态均为“0”），并说明Q1和
Q2对于CP2各为多少分频。

解：Q端波形如图P5.18所示。
Q1和Q2对于CP2都是4分频，即

图P5.18 图P5.19
5.19已知电路如图P5.19，试作出Q端的波形。设Q的初态为“0”。

解：Q端波形如图P5.19所示。

5.20 已知输入uI、输出uO波形分别如图P5.20所示，试用两个D触发器将该输入波形uI转换成输出波形uO。

解：实现电路如图P5.20所示。

图P5.20
5.21试分别用公式法和列表图解法将主从SR触发器转换成JK触发器。

解：

略

6.1 试分析下图所示电路。

解：1）分析电路结构：略
2）求触发器激励函数：略
3)状态转移表：略
4)逻辑功能：实现串行二进制加法运算。X1X2为被加数和加数，Qn为低位来的进位，Qn+1表示向高位的进位。且电路每来一个CP，实现一次加法运算，即状态转换一次。
例如X1=110110，X2=110100，
则运算如下表所示：LSBóMSB

节拍脉冲CP
CP1 CP2 CP3 CP4 CP5 CP6 CP7
被加数 X1
0 1 1 0 1 1 0
加 数 X2
0 0 1 0 1 1 0
低位进位 Qn
0 0 0 1 0 1 1
高位进位Qn+1
0 0 1 0 1 1 0
本位和 Z
0 1 0 1 0 1 1
6.2 试作出101序列检测器得状态图，该同步电路由一根输入线X，一根输出线Z，对应与输入序列的101的最后一个“1”，输出Z=1。其余情况下输出为“0”。
（1） 101序列可以重叠，例如：X：010101101 Z：000101001
（2） 101序列不可以重叠，如：X：0101011010 Z：0001000010
解：1）S0：起始状态，或收到101序列后重新开始检测。
S1：收到序列起始位“1”。
S2：收到序列前2位“10”。

2）

6.3对下列原始状态表进行化简： (a)

解：1）列隐含表：
2）进行关联比较
3）列最小化状态表为：

(b)
S（t）
N（t）/Z（t）
X=0
X=1
A
B/0
H/0
B
E/0
C/1
C
D/0
F/0
D
G/0
A/1
E
A/0
H/0
F
E/1
B/1
G
C/0
F/0
H
G/1
D/1
解：1）画隐含表：
2）进行关联比较：
3)列最小化状态表：
S（t）
N（t）/Z（t）
X=0
X=1
a
b/0
h/0
b
e/0
a/1
e
a/0
h/0
h
e/1
b/1

6.4 试画出用MSI移存器74194构成8位串行à并行码的转换电路（用3片74194或2片74194和一个D触发器）。
解：1）用3片74194：

2）用2片74194和一个D触发器

状态转移表同上。

6.5试画出74194构成8位并行à串行码的转换电路

状态转移表：

Q0' Q1' Q2' Q3'Q4' Q5' Q6' Q7' Q8'
M0 M1
操 作
启动
FFFFFFFF
1 1
准备并入
CP1­
0D0' D1' D2' D3' D4' D5' D6' D7'
10
准备右移
CP2­
1 0D0' D1' D2' D3' D4' D5' D6'
10
准备右移
CP3­
1 1 0D0' D1' D2' D3' D4' D5'
10
准备右移
CP4­
1 1 1 0D0' D1' D2' D3' D4'
10
准备右移
CP5­
1 1 1 1 0D0' D1' D2' D3'
10
准备右移
CP6­
1 1 1 1 1 0D0' D1' D2'
1 0
准备右移
CP7­
1 1 1 1 1 1 0D0' D1'
1 0
准备右移
CP8­
1 1 1 1 1 1 1 0D0'
1 1
准备并入
6.6 试分析题图6.6电路，画出状态转移图并说明有无自启动性。
解：激励方程：略
状态方程：略
状态转移表：
111
序号
Q3 Q2 Q1
110
010
001
000
有效循环
0
1
2
3
4
5
000
001
010
011
100
101
011
100
101
偏离状态
110à111
111à000

状态转移图
该电路具有自启动性。
6.7 图P6.7为同步加/减可逆二进制计数器，试分析该电路，作出X=0和X=1时的状态转移表。

解：题6.7的状态转移表
X
Q4n
Q3n
Q2n
Q1n
Q4n+1
Q3n+1
Q2n+1
Q1n+1
Z
0
0
0
0
0
1
1
1
1
1
0
1
1
1
1
1
1
1
0
0
0
1
1
1
0
1
1
0
1
0
0
1
1
0
1
1
1
0
0
0
0
1
1
0
0
1
0
1
1
0
0
1
0
1
1
1
0
1
0
0
0
1
0
1
0
1
0
0
1
0
0
1
0
0
1
1
0
0
0
0
0
1
0
0
0
0
1
1
1
0
0
0
1
1
1
0
1
1
0
0
0
0
1
1
0
0
1
0
1
0
0
0
1
0
1
0
1
0
0
0
0
0
1
0
0
0
0
1
1
0
0
0
0
1
1
0
0
1
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
1
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
0
0
0
1
0
1
0
0
0
1
0
1
0
1
0
1
0
1
0
1
1
0
0
1
0
1
1
0
0
1
1
1
0
1
0
1
1
1
1
0
0
0
0
1
1
0
0
0
1
0
0
1
0
1
1
0
0
1
1
0
1
0
0
1
1
0
1
0
1
0
1
1
0
1
1
0
1
1
1
1
0
0
0
1
1
1
0
0
1
1
0
1
0
1
1
1
0
1
1
1
1
0
0
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0

6.8分析图6.8电路，画出其全状态转移图并说明能否自启动。

解：
状态转移图：

偏离态能够进入有效循环，因此该电路具有自启动性。
逻辑功能：该电路是一个M=5的异步计数器。

6.9用IKFF设计符合下列条件的同步计数器电路。
当X=0时为M=5的加法计数器，其状态为0，1，2，3，4。
当X=1时为M=5的减法计数器，其状态为7，6，5，4，3。
解：

6.10试改用D触发器实现第9题所述功能的电路。
解：略

6.11试用JKFF设计符合图6.11波形，并且具备自启动性的同步计数电路。
CP
0 1 2 3 4 5
Q1

Q2

Q3
解：略

6.12 用四个DFF设计以下电路：
（1） 异步二进制加法计数器。
（2） 在（1）的基础上用复“0