MCS-51的并行口.pptx

7-1 并行输入并行输入/输出端口输出端口 80C51共有四个共有四个8位的并行双向口，计有位的并行双向口，计有32根根输入输出（输入输出（I/O）口线。各口的每一位均由锁存）口线。各口的每一位均由锁存器、输出驱动器和输入缓冲器所组成。由于它们器、输出驱动器和输入缓冲器所组成。由于它们在结构上的一些差异，故各口的性质和功能也就在结构上的一些差异，故各口的性质和功能也就有了差异。有了差异。它们之间的异同列于它们之间的异同列于表表71。7-1-1 P0口口P0口口是是一一个个多多功功能能的的8位位口口，可可以以字字节节访访问问也也可可位位访访问问，其其字字节节访访问问地地址址为为80H，位位访访问问地地址址为为80H87H。位结构位结构P0口位结构原理图见口位结构原理图见图图71。uP0口口中中一一个个多多路路开开关关：多多路路开开关关的的输输入入有有两两个个，地地址址数数据据输输出出；输输出出锁锁存存器器的的输输出出/Q。多多路路开开关关的的输输出出用用于于控控制制输输出出FETQ0的的导导通通和和截止。多路开关的切换由内部控制信号控制。截止。多路开关的切换由内部控制信号控制。uP0口口的的输输出出上上拉拉电电路路：I/O口口的的上上拉拉电电路路导导通通和和截截止止受受内内部部控控制制信信号号和和地地址址数数据据信信号号共共同同（相（相“与与”）来控制。）来控制。u当当内内部部信信号号置置1时时，多多路路开开关关接接通通地地址址数数据输出端。据输出端。当当地地址址数数据据输输出出线线置置1 1时时，控控制制上上拉拉电电路路的的“与与”门门输输出出为为1 1，上上拉拉FETFET导导通通，同同时时地地址址数数据据输输出出通通过过反反相相器器输输出出0 0，控控制制下下拉拉FETFET截截止止，这这样样A A点点电电位位上上拉拉，地地址址数数据据输输出出线线为为“1”1”。当当地地址址数数据据输输出出线线置置0 0时时，“与与”门门输输出出为为0 0，上上拉拉FETFET截截止止，同同时时地地址址数数据据输输出出通通过过反反相相器器输输出出1 1，控控制制下下拉拉FETFET导导通通，这这样样A A点电位下拉，地址数据输出线为点电位下拉，地址数据输出线为“0”0”。通通过过上上述述分分析析可可以以看看出出，此此时时的的输输出出状状态态随随地地址址数数据据线线而而变变。因因此此，P1P1口口可可以以作作为为地地址址/数数据据复复用用总总线线使使用用。这这时时上上下下两两个个FETFET处处于于反反相相，构构成成了了推推拉拉式式的的输输出出电电路路，其其负负载载能能力力大大增加。此时的大大增加。此时的P0P0口相当一个双向口。口相当一个双向口。u 由由于于内内部部控控制制信信号号为为0 0，与与门门关关闭闭，上上拉拉FETFET截截止止，形形成成P0P0口的输出电路为漏极开路输出；口的输出电路为漏极开路输出；u P0 P0口作为普通口作为普通I/OI/O口使用：口使用：输输出出锁锁存存器器的的Q端端引引至至下下拉拉FET栅栅极极，因因此此P0口口的的输出状态由下拉电路决定。输出状态由下拉电路决定。在在P0口口作作输输出出口口用用时时，若若P0.i输输出出1，输输出出锁锁存存器器的的Q端端为为0，下下拉拉FET截截止止，这这时时P0.iP0.i为为漏漏极极开开路路输输出出；若若P0.iP0.i输输出出0，输输出出锁锁存存器器的的Q端端为为0，下下拉拉FET导导通通，P0.iP0.i输出低电平。输出低电平。在在P0口口作作输输入入口口用用时时，为为了了使使P0.i能能正正确确读读入入数数据据，必必须须先先使使P0.i置置1。这这样样，下下拉拉FET也也截截止止，P0.i处处于于悬悬浮浮状状态态。A点点的的电电平平由由外外设设的的电电平平而而定定，通通过过输输入入缓缓冲冲器器读读入入CPU。这这时时P0口口相相当当于于一一个个高高阻阻抗抗的的输输入入口。口。P0 P0口的功能口的功能作作IO口使用。口使用。相相当当于于一一个个真真正正的的双双向向口口：输输出出锁锁存存、输输入入缓缓冲冲，但但输输入入时时需需先先将将口口置置1；每每根根口口线线可可以以独独立立定定义义为为输输入入或或输输出出。它它具具有双向口的一切特点。有双向口的一切特点。与与其其它它口口的的区区别别是是，输输出出时时为为漏漏极极开开路路输输出出，与与NMOS的的电电路路接接口口时时必必须须要要用用电电阻阻上上拉拉，才才能能有有高高电电平平输输出出；输输入入时时为悬浮状态，为一个高阻抗的输入口。为悬浮状态，为一个高阻抗的输入口。作地址数据复用总线用。作地址数据复用总线用。此此时时P0口口为为一一个个准准双双向向口口。但但是是有有上上拉拉电电阻阻，作作数数据据输输入入时时，口口也也不不是是悬悬浮浮状状态态。作作地地址址数数据据复复用用总总线线用用。作作数数据据总总线线用用时时，输输入入输输出出8位位数数据据D0D7；作作地地址址总总线线用用时时，输输出出低低8位位地地址址A0A7。当当P0口口作作地地址址数数据据复复用用总总线线用用之之后，就再也不能作后，就再也不能作IO口使用了。口使用了。P1口是一个口是一个8位口，可以字节访问也可按位访问，其字节访位口，可以字节访问也可按位访问，其字节访问地址为问地址为90H，位访问地址为，位访问地址为90H97H。位结构和工作原理位结构和工作原理P1口的位结构如口的位结构如图图72所示。所示。包包含含输输出出锁锁存存器器、输输入入缓缓冲冲器器BUF1（读读引引脚脚）、BUF2（读读锁锁存存器器）以以及及由由FET晶晶体体管管Q0与与上上拉拉电电阻阻组组成成的的输输出出输输入入驱动器。驱动器。P1口的工作过程分析如下：口的工作过程分析如下：uP1.i位位作作输输出出口口用用时时：CPU输输出出0时时，D0，Q0，Ql，晶晶体体管管Q0导导通通，A点点被被下下拉拉为为低低电电平平，即即输输出出0；CPU输输出出1时时，Dl，Q1，Q0，晶晶体体管管Q0截截止止，A点点被被上上拉拉为为高高电电平，即输出平，即输出l。7-1-2 P1口口、P1口的特点口的特点u输出锁存器，输出时没有条件；输出锁存器，输出时没有条件；u输输入入缓缓冲冲，输输入入时时有有条条件件，即即需需要要先先将将该该口口设设为为输输入入状状态态，先输出先输出1；uP1i位位作作输输入入口口用用时时：先先向向P1i位位输输出出高高电电平平，使使A点点提提升升为为高高电电平平，此此操操作作称称为为设设置置P1i为为输输入入线线。若若外外设设输输入入为为1时时A点点为为高高电电平平，由由BUFI读读入入总总线线后后B点点也也为为高高电电平平；若若外外设设输入为输入为0时时A点为低电平，由点为低电平，由BUF1读入总线后读入总线后B点也为低电平点也为低电平。u工工作作过过程程中中无无高高阻阻悬悬浮浮状状态态，也也就就是是该该口口不不是是输输入入态态就就是是输出态。输出态。具具有有这这种种特特性性的的口口不不属属于于“真真正正”的的双双向向口口，而而被被称称为为“准准”双向口。双向口。P1口的操作口的操作字节操作和位操作字节操作和位操作CPU对对于于P1口口不不仅仅可可以以作作为为一一个个8位位口口（字字节节）来来操操作作，也可以按位来操作。也可以按位来操作。有关字节操作的指令有：有关字节操作的指令有：输出：输出：MOV P1，A；P1AMOV P1，data；P1dataMOVP1，direct；P1direct输入：输入：MOVA，P1；AP1MOV direct，Pl；directPl有关位操作的指令有：有关位操作的指令有：置位、清除：置位、清除：SETBP1.i；P1.i1CLR Pli；P1i0输入、输出：输入、输出：MOVP1i，C；P1iCYMOVC，P1i；CYP1.i判跳：判跳：JBP1i，rel；P1.I=1，跳转，跳转JBC P1i，rel；P1.i0，跳转且，跳转且；P1.i0逻辑运算：逻辑运算：ANL C，P1i；CY（P1.iCY）ORLC，P1i；CY（P1.iCY）P1i中的中的i0，7。P1口口不不仅仅可可以以以以8位位一一组组进进行行输输入入、输输出出操操作作，还还可可以以逐逐位分别定义各口线为输入线或输出线。例如：位分别定义各口线为输入线或输出线。例如：ORLP1，00000010B可以使可以使P1l位口线输出位口线输出l，而使其余各位不变。，而使其余各位不变。ANLP1，11111101B可以使可以使P11位线输出位线输出0，而使其余各位不变。，而使其余各位不变。读引脚操作和读锁存器操作读引脚操作和读锁存器操作从从P1口口的的位位结结构构图图中中可可以以看看出出，有有两两种种读读口口的的操操作作：一一种种是读引脚操作，一种是读锁存器操作。是读引脚操作，一种是读锁存器操作。u在在响响应应CPU输输出出的的读读引引脚脚信信号号时时，端端口口本本身身引引脚脚的的电电平平值值通通过过缓缓冲冲器器BUF1进进入入内内部部总总线线。这这种种类类型型的的指指令令，执执行行之之前前必必须须先先将将端端口口锁锁存存器器置置1，使使A点点处处于于高高电电平平，否否则则会会损损坏坏引引脚，而且也使信号无法读出。脚，而且也使信号无法读出。这种类型的指令有：这种类型的指令有：MOVA，P1；AP1MOV direct，P1；directP1u在在执执行行读读锁锁存存器器的的指指令令时时，CPU首首先先完完成成将将锁锁存存器器的的值值通通过过缓缓冲冲器器BUF2读读入入内内部部，进进行行修修改改，然然后后重重新新写写到到锁锁存存器器中中去去，这就是这就是“读一修改一写读一修改一写”指令。指令。这这种种类类型型的的指指令令包包含含所所有有的的口口的的逻逻辑辑操操作作（ANL、ORL、XRL）和位操作）和位操作(JBC、CPL、MOV、SETB、CLR等）指令。等）指令。P1口的多功能线口的多功能线在在80C52中中，P10和和P11口口线线是是多多功功能能的的，即即除除作作一一般般双双向向I/O口线之外，这两根口线还具有下列功能：口线之外，这两根口线还具有下列功能：P10定时器计数器定时器计数器2的外部输入端的外部输入端T2；P11定时器计数器定时器计数器2的外部控制端的外部控制端T2EX。P2口口是是一一个个多多功功能能的的8位位口口，可可以以字字节节访访问问也也可可位位访访问问，其字节访问地址为其字节访问地址为A0H，位访问地址为，位访问地址为A0HA7H。P2P2口位结构和工作原理口位结构和工作原理P2口位结构原理图示于口位结构原理图示于图图73。多多路路开开关关的的输输入入有有两两个个：一一个个是是口口输输出出锁锁存存器器的的输输出出端端Q；一一个个是是地地址址寄寄存存器器（PC或或DPTR）的的高高位位输输出出端端。多多路路开开关关的的输输出出经经反反相相器器反反相相后后去去控控制制输输出出FET的的Q0。多多路路开开关关的的切换由内部控制信号控制。切换由内部控制信号控制。输出锁存器的输出端是输出锁存器的输出端是Q而不是而不是Q，多路开关之后需接反，多路开关之后需接反相器。相器。7-1-3 P27-1-3 P2口口uP2P2口的口的I/OI/O口状态。口状态。在内部控制信号的作用下，多路开关的输入投向输出锁存在内部控制信号的作用下，多路开关的输入投向输出锁存器的输出器的输出Q（C点）侧，这样多路开关将接通输出锁存器。点）侧，这样多路开关将接通输出锁存器。若若经经由由内内部部总总线线输输出出0，输输出出锁锁存存器器的的Q端端为为”0”，信信号号经经多多路路开开关关和和反反相相器器后后输输出出”1”，Q0导导通通，A点点为为”0”，输输出出低低电电平平；若若经经由由内内部部总总线线输输出出”1”，输输出出锁锁存存器器的的Q端端为为”1”，反反相相器器后后输输出出”0”，Q0截截止止，A点点为为”1”，输输出出高高电平。电平。uP2口的高口的高8位地址位地址输出状态输出状态在内部控制信号的作用下，多路开关的输入投向地址输出在内部控制信号的作用下，多路开关的输入投向地址输出（B点）侧，这样多路开关将接通地址寄存器输出。点）侧，这样多路开关将接通地址寄存器输出。A点的电点的电平将随地址输出的平将随地址输出的“0”、“1”而而“l”、“0”地变化。地变化。P2口的功能口的功能从从上上述述工工作作过过程程的的分分析析中中可可以以看看出出P2口口是是一一个个双双功功能能的的口：口：作作IO口使用时，口使用时，P2口为一准双向口。口为一准双向口。作作地地址址输输出出时时，P2口口可可以以输输出出程程序序存存储储器器或或片片外外数数据据存存储储器器的的高高8位位地地址址，与与P0输输出出的的低低地地址址一一起起构构成成16位位地地址址线线，从从而而可可分分别别寻寻址址64KB的的程程序序存存储储器器或或片片外外数数据据存存储储器器。地地址址线线是是8位一起自动输出的。位一起自动输出的。P2口使用中注意的问题口使用中注意的问题由由于于P2口口的的输输出出锁锁存存功功能能，在在取取指指周周期期内内或或外外部部数数据据存存储储器器读读、写写选选通通期期间间，输输出出的的高高8位位地地址址是是锁锁存存的的，故故无无需需外外加加地址锁存器。地址锁存器。在在系系统统中中如如果果外外接接有有程程序序存存储储器器，由由于于访访问问片片外外程程序序存存储储器器时时连连续续不不断断的的取取指指操操作作，P2口口需需要要不不断断送送出出高高位位地地址址，这这时时P2口的全部口线均不宜再作口的全部口线均不宜再作I/O口使用。口使用。在在无无外外接接程程序序存存储储器器而而有有片片外外数数据据存存储储器器的的系系统统中中，P2口口使用可分为两种情况：使用可分为两种情况：u若若片片外外数数据据存存储储器器的的容容量量256B：可可使使用用“MOVXA，Ri”及及“MOVXRi，A”类类指指令令访访问问片片外外数数据据存存储储器器，这这时时P2口不输出地址，口不输出地址，P2口仍可作为口仍可作为I/O口使用；口使用；u若若片片外外数数据据存存储储器器的的容容量量256B：这这时时使使用用“MOVXA，DPTR”及及“MOVXDPTR，A”类类指指令令访访问问片片外外数数据据存存储储器器，P2口口需需输输出出高高8位位地地址址。在在片片外外数数据据存存储储器器读读、写写选选通通期期间间，P2口口引引脚脚上上锁锁存存高高8位位地地址址信信息息，但但是是在在选选通通结结束束后后，P2口口内原来锁存的内容又重新出现在引脚上。内原来锁存的内容又重新出现在引脚上。使使用用“MOVXA，Ri”及及“MOVXRi，A”类类访访问问指指令令时时，高高位位地地址址通通过过程程序序设设定定，只只利利用用P1、P3甚甚至至P2口口中中的的某某几几根根口口线送高位地址，从而保留线送高位地址，从而保留P2口的全部或部分口线作口的全部或部分口线作I/O口用。口用。7-1-4 P37-1-4 P3口口P3P3口是一个多功能的口是一个多功能的8 8位口，可以字节访问也可位访问，位口，可以字节访问也可位访问，其字节访问地址为其字节访问地址为B0HB0H，位访问地址为，位访问地址为B0HB0HB7HB7H。位结构与工作原理位结构与工作原理 P3P3口的位结构原理如口的位结构原理如图图7 74 4所示。所示。u 与与非非门门有有两两个个输输入入端端：一一个个为为口口输输出出锁锁存存器器的的Q Q端端，另另一一个个为为替替代代功功能能的的控控制制输输出出。与与非非门门的的输输出出端端控控制制输输出出FETFET管管Q0Q0。u有有两两个个输输入入缓缓冲冲器器，替替代代输输入入功功能能取取自自第第一一个个缓缓冲冲器器的的输出端；输出端；I/OI/O口的通用输入信号取自第二个缓冲器的输出端。口的通用输入信号取自第二个缓冲器的输出端。输出工作过程：输出工作过程：u 当当替替代代输输出出功功能能B B点点置置”1”1”时时，输输出出锁锁存存器器的的输输出出可可以以顺顺利利通通到到引引脚脚P3P3i i。其其工工作作状状况况与与P1P1口口相相类类似似。这这时时P3P3口口的的工工作作状状态态为为一一I/OI/O口口，显显然然此此时时该该口具有准双向口的性质。口具有准双向口的性质。u 当当输输出出锁锁存存器器的的输输出出置置“1”1”时时，替替代代输输出出功功能能可以顺利通到引脚可以顺利通到引脚P3P3i i。若若替替代代输输出出为为“0”0”时时，因因与与非非门门的的C C点点已已置置l l，现现B B点点为为”0”0”，故故与与非非门门的的输输出出为为“l”l”，使使Q0Q0导导通通，从从而而使使A A点点也也为为“0”0”。若若替替代代输输出出为为“1”1”时时，与与非非门门的的输输出出为为“1”1”，Q0Q0截截止止，从从而而使使A A点点也也为为高高电电平平。这时这时P3P3口的工作状态处于替代输出功能状态。口的工作状态处于替代输出功能状态。P3口的功能口的功能P3口是一个多功能口。口是一个多功能口。可作可作I/O口使用，为准双向口。口使用，为准双向口。既既可可以以字字节节操操作作，也也可可以以位位操操作作；既既可可以以8位位口口操操作作，也也可可以以逐逐位位定定义义口口线线为为输输入入线线或或输输出出线线；既既可可以以读读引引脚脚，也也可可以以读读锁存器，实现锁存器，实现“读一修改一输出读一修改一输出”操作。操作。可以作为替代功能的输入、输出。可以作为替代功能的输入、输出。替代输入功能：替代输入功能：P30RXD，串行输入口。，串行输入口。P32外部中断外部中断0的请求。的请求。P33外部中断外部中断1的请求。的请求。P3P34T04T0，定时器计数器，定时器计数器0 0外部计数脉冲输入。外部计数脉冲输入。P3P35T15T1，定时器计数器，定时器计数器1 1外部计数脉冲输入。外部计数脉冲输入。替代输出功能：替代输出功能：P3P3lTXDlTXD，串行输出口。，串行输出口。P3P366外外部部数数据据存存储储器器写写选选通通，输输出出，低低电电平平有有效。效。P3P377外外部部数数据据存存储储器器读读选选通通，输输出出，低低电电平平有有效。效。表表7180C51并行并行I/O接口的异同接口的异同 图71P0口位结构原理图 图图72 P1口位结构原理图口位结构原理图 图图73 P2口位结构原理图口位结构原理图图74 P3口位结构原理图口位结构原理图