全数字锁相环毕业设计之开题报告.doc

青 岛 大 学毕业论文（设计）开题报告题 目： 全数字锁相环的设计与实现 院 系： 自动化工程学院电子工程系 专 业： 电子信息工程 班 级： 2007级2班 姓 名： 张景楠 指导教师： 董介春 2011年3月14日1 数字锁相环的研究现状及发展趋势锁相环路（PLL）是一个输出信号能够跟踪输入信号相位的闭环自动控制系统。它在无线电技术的各个领域得到了很广泛的应用。早在30年代无线电技术发展的初期，锁相环技术就已出现，1930年已建立了同步控制理论的基础，1932年贝尔赛什（Bellescize）提出了同步检波理论，第一次公开发表了锁相环路的数学描述，用锁相环路提取相干载波来完成同步检波。早期的锁相环路采用电子管，且价格昂贵，只能用在实验装置中，未得到广泛应用。到了40年代，在电视接收机的同步扫描电路中，开始广泛的应用锁相技术，使电视图像的同步性能得到很大改善。进入50年代，随着空间技术的发展，由杰费（Jaffe）和里希廷（Rechtin）利用锁相环路作为导弹信标的跟踪滤波器获得成功，并首次发表了包含噪声效应的锁相环路理论分析的文章，同时解决了锁相环路最佳化设计问题。一种最简单的遥测方式就是信标跟踪，在卫星上装一台低功率的连续波发射机，地面上就可以接收到信号的频率，由于卫星的径向运动而产生多普勒频移，测出多普勒频移大小，就可以算出卫星的径向运动速度，从而测定它的运行轨道。但是，由于卫星上发射机功率小（毫瓦级），而接收机相距几千乃至几万公里以上，因而接收到的信号异常微弱，加之存在多普勒频移及振荡器的频率漂移，接收机的带宽必须足够的宽才行。噪声强度与带宽成正比的，这样在接收点的信号噪声功率比必然很低，通常在-10-30dB的数量级，即所需信号被深深地埋在噪声之中，在此情况下，普通接收机是无能为力的，而只有采用具有锁相环路的窄带锁相跟踪接收机才能把埋在噪声中的信号提取出来。所以空间技术的发展，促进人们对锁相环路理论及其应用的进一步探讨。在60年代，维特毕（Viterbl）研究了无噪声锁相环路的非线性理论问题，并发表了“相干通信原理”一书。到70年代林特赛（Lindscy）和查利斯（Charles）进行了由噪声的一阶、二阶及高阶锁相环路的非线性理论分析，并做了大量实验以充实理论分析。随着对锁相技术的理论和应用进行广泛深入地研究，目前，锁相技术已经成为一门比较系统的理论科学。由于锁相环路具有许多优良特性，它可用于频率合成与变换、自动频率调谐跟踪、模拟和数字信号的相干解调、AM波信号的同步检波、数字通信中的位同步提取、锁相稳频、锁相倍频和分频、锁相测速与测距、锁相FM（PM）调制与解调、微波锁相频率源以及微波锁相功率放大器等。所以，锁相技术的应用已遍及无线电领域，从空间探测、卫星与导弹的跟踪测距、雷达、导航、通信、计算机、激光到电子仪器。近几年来，冶金、水文地质、电力、机械加工、生产自动化等方面都有广泛应用。甚至今天锁相环路已出现在每个家庭的电视机接收机和立体声收录机中。随着半导体集成电路技术的迅速发展，从60年代后期起，已相继试制成功集成化的锁相环路部件及单片集成锁相环路。今天集成锁相环路的商品种类日益繁多，这将使锁相技术得到更广泛的应用。我国早在50年代就有许多科学工作者开展了对锁相技术的研究和应用工作。特别是中远程导弹的定点发射、卫星的发射和回收、同步卫星的发射和定点等技术的发展，都离不开锁相技术，我国在1970年4月24日成功地发射了第一颗人造卫星，地面站对人造卫星发回信号的接收以及遥测控制都证明锁相技术的研究和应用达到了较先进的水平。我国第一颗人造卫星把“东方红”乐曲传遍了全球，这极大地鼓舞了我国科学工作者攀登世界高峰的斗志。1984年4月8日，我国成功地发射了试验通信卫星，进入同步轨道正常运行。1986年2月1日又成功地发射了一颗实用通信广播卫星，准确定点于东经103度赤道上空。经定点试播，图像和声音质量都达到或超过国际5号卫星的水平。近年来，除继续发射本国各类卫星外，我国还承接外国卫星的发送业务，亚洲卫星通信有限公司的“亚洲卫星一号”是1990年4月在中国发射的。这些都充分说明，我国科学工作者和工程技术人员，对锁相技术的研究和应用达到了较先进的水平。近年来，锁相环路组件逐步由分立元件向中、大规模集成电路发展。目前北京、上海、甘肃等许多地方的单位都能成批生产中、大规模集成锁相环路和部件，如鉴相器、环路滤波器、压控振荡器、二十进制可预置可逆计数器以及集成锁相环等，对锁相技术的理论和应用的研究也日益深入、广泛，相应的论文、书籍的发展和出版也逐渐多起来，以适应科学技术的飞速发展和我国现代化建设的需要。目前，锁相环路的理论研究正日益完善，应用范围遍及整个电子技术领域。现在锁相环路正向着集成化、数字化、多用途、系列化、高性能方向发展，且商品化集成锁相环路日益增多，为锁相技术应用提供了广阔的前景。对于锁相环路主要应用于信号的同步，这里有一个小故事：用斧子砍狐狸任何时候都是一件困难的事情，特别是在猎手与狐狸之间有一个180度的相差时。猎手试图砍到狐狸，但是它不能够“同步”。很明显，虽然猎手与狐狸以相同的频率行动，但猎手不能达到相位捕捉。于是，故事悲剧性的发生了：斧子没击中狐狸，而击中拴着它的绳子，狐狸带着偷到的小鸡逃跑了。简单说锁相环路就是用于正确捕捉信号避免信号丢失的一项技术。在现代通信系统中，信号同步成为通信中的关键技术。同步技术使得由发射端发出的信号经传输媒介正确的由接收端接收得到了保证。同步的技术基础是锁相，因而锁相技术是通信中最重要的技术之一。锁相就是利用输入信号与输出信号之间的相位误差来自动调节输出信号的相位，使之达到与输入信号的相位一致，或保持一个很小的相位差，从而实现自动调节的功能。锁相技术现已广泛应用于电子技术的各个领域，特别是在数字通信的调制解调、位同步、频率合成中常常要用到各种各样的锁相环。最初的锁相环全部由模拟电路组成，由于模拟锁相环存在温度漂移、电网电压的影响等缺点，给系统的同步调节带来了困难。随着大规模、超大规模数字集成技术的发展，模拟锁相环逐渐被数字锁相环所取代。由于模拟锁相环存在不少问题，为了改善数字通信系统的同步性能，保证系统工作稳定、可靠，因此发展数字锁相环路也是集成锁相环路发展的重要方面。锁相环路的数字集成，不仅可靠性提高、降低成本，而且扩大了锁相环路的应用范围。随着通信及其它电子系统的飞速发展，对系统的准确性、可靠性、小型性等要求越来越高。大规模集成电路及数字技术的迅速发展，为实现上述要求提供了条件。VHDL语言（VHSIC Hardware Description Language，VHSIC即为Very High Speed Integrated Circuit的缩写词）是一种行为描述语言，其编程结构类似于计算机中的C语言，在描述复杂逻辑设计时，非常简洁，具有很强的逻辑描述和仿真能力，是未来硬件设计语言的主流。运用VHDL语言设计系统一般采用自上而下分层设计的方法，首先从系统级功能设计开始，对系统高层模块进行行为描述和功能验证。这样，在电路细节设计之前，先对系统的功能和结构进行验证，可对存在的问题早发现早修改，提高设计效率。完成系统的功能验证后，就可以将抽象的高层设计，自顶而下逐级细化，直到所用PLD（可编程逻辑器件）结构相对应的逻辑描述。在细化的过程中，对电路结构清楚的模块可采用结构描述；对采用什么电路结构不确定的模块可采用行为描述。现在的EDA（电子设计自动化）工具一般都具有逻辑综合的功能，可将行为描述自动转换为与PLD器件结构相对应的逻辑描述，这给设计者带来了极大地方便，并大大缩短了产品的开发周期。支持行为描述与结构描述的混合使用，是VHDL的一个重要特征，具有很大的优越性。因为VHDL语言的功能强大，优点突出，因此VHDL语言自从被定为IEEE标准后，在各EDA系统中迅速出现，成为十分流行的硬件描述工具。2 主要设计内容本设计从模拟锁相环研究出发，掌握锁相环的基本工作原理，了解环路失锁、捕获、跟踪过程及环路锁定条件等。在分析模拟锁相环缺点的基础上，掌握数字锁相环的工作原理，并用VHDL语言对该系统进行设计，给出数字锁相环电路各个主要模块的设计过程及仿真结果，得到该系统的顶层电路。3 拟采取的设计方案V2(f2)V1 (f1)Vd NfcMfc图1 数字锁相环系统框图数字鉴相器数字滤波器数控振荡器数字锁相环电路的系统结构图如图1所示。由数字鉴相器、数字滤波器和数控振荡器组成。如果把数字滤波器看成一个分频器，其分频比为，其输出频率为： （式1）其中，为输入信号与输出信号的相位差；为环路的中心频率。则数控振荡器的输出频率为： （式2）由于锁定的极限范围为，所以得到环路的捕捉带： （式3）当环路锁定时，系统稳态相位误差： （式4）可见，只要合理选择值，就能使输出信号的相位较好地跟踪输入的相位，以达到锁定的目的。如果值选的太大，环路捕捉带就会变小，导致捕捉时间增大；如果值太小，可能会出现频繁进位、借位脉冲，从而使相位出现抖动。4 主要研究手段、方法数字锁相环的研究手段，大体可以分为软件仿真和硬件实现两种。软件仿真即是在通用的微型计算机上用软件实现，如利用Quartus II进行工程建立、程序编写、原理图输入、波形仿真等步骤最终实现。而硬件实现则是在软件仿真成功的基础上，将正确的VHDL程序经过转换下载到FPGA等可编程逻辑器件中，然后对其应实现的功能进行测试。5 预期获得的结果最终期望结果是输入信号经过此系统后的输出信号与输入信号频率完全相同，相位差保持恒定。最终实现的功能是在通信系统中实现同步，即通信系统中发射端发出的信号经过传输媒介在接收端得到正确的接收。6 课题进度计划调研、设计方案论证、题目发展动态综述，写出开题报告 2周模拟锁相环的工作原理 1周环路失锁、捕获、跟踪过程及环路锁定条件的研究 1周数字锁相环的工作原理 1周FPGA芯片结构、设计流程 1周硬件描述语言的编程规则及调试下载方法 1周鉴相器的工作原理以及用VHDL语言进行设计仿真 1周数字滤波器的工作原理以及用VHDL语言进行设计仿真 1周脉冲加/减电路的工作原理以及用VHDL语言进行设计仿真 1周分频器的工作原理以及用VHDL语言进行设计仿真 1周全数字锁相环总体方案设计、仿真、下载及调试 2周撰写毕业设计报告及答辩 2周7 参考文献1樊昌信，通信原理（第四版），国防工业出版社，20012潘松、黄继业，EDA技术实用教程（第3版），科学出版社，20063潘松、王国栋，VHDL实用教程（修订版），成都电子科技大学出版社，20014刘欲晓、方强、黄宛宁，EDA技术与VHDL电路开发应用实践，电子工业出版社，20095徐志军、徐光辉，CPLD/FPGA的开发与应用，电子工业出版社，20026张厥盛，锁相技术，西安电子科技大学出版社，19915