嵌入式技术基础(下)实训指导书.doc

实训1 电路分析中常用虚拟仿真仪器的应用
一、实训目的
1.进一步熟悉Multisim10.0 中常用仪器和虚拟仪器（函数信号发生器和双踪示波器）的使用方法。
2.掌握仿真电路的连接、修改和仿真。
二、素材准备
Multisim10.0仿真软件
三、实训内容
1.构造微分电路和积分电路
2.单管共射级放大电路分析
四、实训步骤
1.构造微分电路和积分电路
微分电路满足 （T为方波脉冲的重复周期），其电路如图1所示。双击信号发生器图标，弹出函数信号发生器面板，面板参数选择如图2所示。运行仿真开关，在示波器屏幕上会出现如图3所示的波形方波（红色）是输入波形，冲击脉冲波（蓝色）是输出波形。

图1 微分电路图 图2 信号发生器面板

图3 微分波形图
积分电路满足 （T为方波脉冲的重复周期），其电路如图4所示。双击信号发生器图标，弹出函数信号发生器面板，面板参数选择如图2所示。运行仿真开关，在示波器屏幕上会出现如图5所示的波形。

图4积分电路图

图5 积分波形图
2.单管共射级放大电路
创建如图6所示的电路后，运行仿真开关，可看到如图7所示的输出波形。借助示波器，用调整电位器RP确定静态工作点。电位器RP旁 标注的文字“Key=A”表明按A键，阻值按5%递减；若要增加，按动“Shift+A”键，阻值按5%增加。通过改变RP的阻值，观察示波器的波形变化，在输出波形不失真的情况下，执行“Simulate”菜单下的“DC Operating ……..”命令，选中所有节点（节点号随机产生），然后单击“Simulate”按钮，系统自动的显示出运算结果，如图8所示。

图6单管共射级放大电路图

图7 示波器显示的输入输出波形图

图8 “DC Operating ……..”运算结果显示对话框
五、实训过程注意事项
1.函数信号发生器和示波器各参数的设置，熟悉各选项的功能。
2.熟悉每个电路图的功能和参数。
3.熟练电路图的连接和修改。
实训2 三种基本组态晶体管放大电路
一、实训目的
1.分析工作点稳定的共发射极放大电路性能。
2.分析共集电极放大电路性能。
3.分析共基极放大电路性能。
二、素材准备
Windows操作系统、Multisim10.0仿真软件
三、实训内容
根据输入回路和输出回路公共端的不同，晶体管放大电路可分成三种基本组态：共发射极放大电路，共集电极电极放大电路和共基极放大电路。共发射极放大电路从基极输入信号，从集电极输出信号；共集电极放大电路从基极输入信号，从发射极输出信号；共基极放大电路从发射极输入信号，从集电极输出信号。
共发射极放大电路性能特点是：电压放大倍数高，输入电阻居中，输出电阻高。适用于多级放大电路的中间级。
共集电极放大电路性能特点是：电压放大倍数低，输入电阻高，输出电阻低。适用于多级放大电路的输入级和输出级。
共基极放大电路性能特点是：电压放大倍数高，输入电阻低，输出电阻高。由于电路频率特性好，适用于宽频带放大电路。
四、实训步骤
(1)建立工作点稳定的共发射极放大电路实验电路。NPN型晶体管取理想模式，电流放大系数设置为50，用信号发生器产生频率为l KHz、幅值为10mV的正弦信号，输入端电流表设置为交流模式，电路中用I键控制的开关选择电路输出端是否加负载。用空格键控制的开关选择发射极支路是否加旁路电容。
(2)打开仿真开关，用示波器观察电路的输入波形和输出波形。
(3)利用L键拨动负载电阻处并关，将负载电阻开路，适当调整示波器A通道参数，再测量输出波形幅值，然后可用下列公式计算输出电阻Ro。

其中Vo是负载电阻开路时的输出电压。
(4)连接上负载电阻，再利用空格键拨动开关，使发射极旁路电容断开，适当调整示波器A通道参数，再测量、计算电压放大倍数。并说明旁路电容的作用。
(5)建立共集电极放大电路图。NPN型晶体管取理想模式，电流放大系数设置为50，用信号发生器产生频率为l KHz、幅值为10mV的正弦信号，输入端电流表设置为交流模式。
(6)打开仿真开关，用示波器观察电路的输入波形和输出波形。单击示波器上Expand按钮放大屏幕，测量输出波形幅值，计算电压放大倍数。根据输入端电流表的读数计算输入电阻。
(7)仿照步骤3求电路输出电阻。
(8)建立共基极放大电路图。NPN型晶体管取理想模式，电流放大系数设置为50。用信号发生器产生频率为l kHz、幅值为10mV的正弦信号，输入端电流表。
(9)打开仿真开关，用示波器观察电路的输入波形和输出波形。单击示波器上Expand按钮放大屏幕，测量输出波形幅值，计算电压放大倍数。根据输入端电流表的读数计算输入电阻。
(10)仿照步骤3求电路输出电阻。共发射极电路图如下：

设置电流放大倍数50 输出结果：
加负载并且加旁路电容的情况（负载情况改变只需要改变开关状态即可）；用不同的颜色便于区分输入和输出波形。A通道为输入，B通道为输出。

负载开路并且加旁路电容的情况；

加负载但不加旁路电容的情况；

将所有负载去掉（两者都不加的情况）的情况如下：
共集电极电路图如下：

加负载的结果如下：
不加负载时的结果如下，
由图可知负载对电压放大的影响不大。共集电路一般用于电流信号的放大。
共基极放大电路图如下：

五、实训过程注意事项
1.函数信号发生器和示波器各参数的设置，熟悉各选项的功能。
2.熟悉每个电路图的功能和参数。
3.熟练电路图的连接和修改。
实训3 TTL门电路的逻辑功能和特性测试
一、实训目的
1．熟悉电子实验箱的结构及使用方法：包括电源、逻辑电平开关、电平指示灯、脉冲发生器等。熟悉集成电路的引脚排列，如何在实验箱上接线，接线时应注意什么。
2．熟悉TTL与非门逻辑功能的测试方法；熟悉TTL与非门特性参数的意义以及传输特性的测试方法；
3．掌握TTL门电路的使用方法。
二、素材准备
电子实验实验箱 万用表
74LS00（四二输入“与非门” ） 74LS32 ( 四二输入或门 )
引脚排列图：

三、实训内容
1．测试TTL与非门逻辑功能；
2．测试TTL与非门的特性参数。
在系统电路设计时，往往要用到一些门电路，而门电路的一些特性参数的好坏，在很大程度上影响整机工作的可靠性。
门电路的参数通常分两种：静态参数和动态参数。
1．TTL逻辑门的主要参数有：
(1) 扇入系数Ni和扇出系数NO：能使电路正常工作的输入端数目和电路正常工作能带动的同型号门的数目。
(2) 输出高电平VOH：一般为VOH≥2.4V
(3) 输出低电平VOL：一般为VOL≤0.4V
(4) 电压传输特性曲线、开门电平VOn和关门电平Voff
(5) 输入短路电流IIS：一个输入端接地，其它输入端悬空时，流过该接地输入端的电流为输入短路电流。
(6) 空载导通功耗Pon：指输入全部为高电平、输出为低电平且不带负载时的功率损耗。
(7) 空载截止功耗Poff；指输入有低电平、输出为高电平且不带负载时的功率损耗。
(8) 抗干扰噪声容限：电路能够保持正确的逻辑关系所允许的最大干扰电压值。
(9) 平均传输延迟时间：t pd = (t pdl + t pdh ) / 2
(10) 输入漏电流IIH：指一个输入端接高电平，另一个输入端接地时，流过高电平输入端的电流。
四、实训步骤
1.74LS00(四二输入“与非”门) 电路功能的测试
如图1所示。任选74LS00其中一个“二输入与非门”，将其两个输入端分别与逻辑开关连接，可实现输入高电平“1”或低电平“0”，再将对应的输出端与输出状态显示电路（LED管）联接。
按表1给定的1、2输入端不同状态组合，给“与非”门输入逻辑电平，观察LED管的状态，灯亮输入出为高电平“1”，灯灭输出为低电平“0”。将观察结果填入表1中。
表1 TTL与非门真值表
输 入
输 出
1端
2端
Y
0
0

0
1

1
0

1
1
2

逻辑函数表达式：

器件功能结论：

LED亮，Y=1；LED灭，Y=0。 图1 TTL与非门逻辑功能测试电路图
2．观察“与非”门对信号的控制作用
根据“与非”逻辑关系“有0出1，全1出0”的特点，可将其中一个输入端作为另一输入端信号的控制端。
(1) 按图2接好线路。输入端1接频率为1Hz、幅度为4V的脉冲信号，另一输入端2接逻辑开关，作为控制端，输出端Y接输出状态显示（LED管）。
(2) 按表2中要求，使控制端2分别处于1或0两种状态，观察输出状态显示（LDE管）的发光情况，确定输出端的状态，将结果填入表2中。
表2 与非门对信号的控制作用
输入端1波形
逻辑开关（控制端的）状态
Y的
状态
LED管
状态

1

0

图2 TTL与非门控制作用电路图
3．TTL逻辑门特性参数物测量(选做两个)
(1) 空载导通功耗PccL
是指输入全为高电平、输出为低电平且不接负载时的功率损耗。
PCCL=VCC ICCL 式中: VCC——电源电压； ICCL——导通电源电流。
测试电路如图1.3所示，给输入端全高平，测量电源电流值，将计算结果填入表3中。
(2) 空载截止功耗PCCH
是指输出端空载，所有输入端全接地时的功率损耗。PCCH= ICCHUCC。
测试电路如图3所示，给输入端全低平，测量电源电流值，将计算结果填入表3中。

图3 功耗测试电路 　图4 　输入低电平电流测试电路
(3) 输入低电平电流IIL
IIL也称短路电流，是被测输入端接地，其它输入端悬空，从被测输入端流出的电流。在多级门电路中它相当于前级门输出低电平时，本级向前级灌入的电流，它决定前级门的扇出系数。测试电路如图4所示，将测试结果填入表3中。
(4) 输入高电平电流IIH
IIH是指被测输入端接高电平，其它输入端接地时，流入被测输入端的电流。在多级门电路中它相当于前级门的拉电流负载。测试电路如图5所示，将测试结果填入表3中。

图5 输入高电平电流测试电路 图6 输出高电平测试电路
(5) 输出高电平
是指输出不接负载．当有一输入为低电平时电路的输出电压值。测试电路如图6所示。
给任意一输入端低电平，测量输出电压，填入表3中。
(6) 输出低电平
是指输出不接负载．当输入端全为高电平时电路的输出电压值。测试电路如图6所示。给输入端全高电平，测量输出电压，填入表3中。
(7) 扇出系数NO
扇出系数是指门电路能驱动同类门的最大个数，是衡量门电路带负载能力的一个参数。输出低电平时的扇出系数测试：（注：此时输出端接灌电流负载）按图7接好线路，调节RP，使IOL增大，当UOL=0.3V时，IOL达到最大值（IOL=IOL(max)——最大允许灌电流）。
低电平扇出系数：。通常IIH≤IIL，所以NOH≥NOL，故一般以NOL作为门电路的扇出系数。将计算结果填入表3中。

图7 扇出系数测试电路
以74LS00为测试器件，按实验原理中介绍的方法，对各参数进行测量，将测量结果填入表3中。
表3 TL与非门主要性能参数
参 数 名 称
符 号
规 范 值
单 位
测 试 值
空载导通功耗
PccL

mW

空载截止功耗
PCCH

mW

低电平输入电流
IIL
＜1.8
mA

高电平输入电流
IIH
＜50
μA

扇出系数
NO
＞8

输出低电平
UOL
＜0.4通常0.3
V

输出高电平
NOH
＞2.4通常3.3
V

开门电平
UON
＜2
V

关门电平
UOFF
＞0.8
V

五、实训过程注意事项
1.实验开始前，清理实验箱上引线后，打开主电源，然后打开分电源，如电源指示有问题，向教师报告。
2.特别注意TTL门电路电源电压为+5V，输入电压必须调到5V以内。关闭电源后才可接线，接线时仔细检查是否有电源短路、正确接地，如集成块的接地接到－5V会烧坏。检查接线正确后才可开启电源，如发现电源指示灯灭掉（或有警告声），立即关掉电源，检查是否短路。
3.禁止带电接线：对线路进行重新接线时，应关掉实验箱的分电源或总电源，以防损坏元件和实验箱。插、拔连线时，抓住插头，不可以拉线，以免损坏导线，开始接线前，需要先测量导线内部是否导通。
4.TTL门电路的输出端的处理：（由于TTL门电路输出阻抗很小，负载很小时会烧坏。）
l 输出端不能直接并联（短接）使用，需经过门电路并联，但可以悬空。
l 不能直接接地或接电源，须加250Ω以上的电阻作为负载。
5.闲置输入端的处理：
l 对于与门/与非门：可以悬空（相当于高电平），但悬空时对地呈现阻抗很高，容易受外界干扰。。
l 对于或门/或非门：不能悬空，只能接“地”。
l 对于其他电路，以不影响逻辑特性为原则接不同输入，建议少用并联法，以防止前级电路驱动能力不够。
6.做完实验，需经老师检查实验结果，最后关闭电源，将实验箱整理好，才可离开。

实训4 组合逻辑电路设计与测试
一、实训目的
掌握组合逻辑电路的设计与测试方法
二、素材准备
1．+5V直流电源 2. 逻辑电平开关
3．逻辑电平显示器 4．CD4011(或74LS00)

CD4011引脚图（其中VCC接电源正级，VSS 接地）
三、实训内容
1．使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计组合电路的一般步骤是：
（1）根据设计任务的要求，列出真值表。
（2）用卡诺图或代数化简法求出最简的逻辑表达式。
（3）根据逻辑表达式，画出逻辑图，用标准器件构成电路。
在设计电路时，有时已对所用器件提出了要求，但有时没有具体要求。器件的选择通常要以电路最简单，所用器件最少为原则。
（4）最后，用实训来验证设计的正确性。
了解器件的引脚排列，正确插入数字实验台上。将输入端接逻辑电平开关，输出端接逻辑电平显示器，按真值表的状态验证电路的正确性。
2.组合逻辑电路设计举例
用“与非”门设计一个表决电路。当三个输入端中有两个或三个为“l”时，输出端才为“l”。
设计步骤：
（1）逻辑变量和逻辑函数及状态的设置。根据题目的要求，表决人对应输入逻辑变量，分别用A,B,C表示，表决结果对应输出逻辑变量，用F表示。设输入“1”表示同意，输入“0”表示否决。输出“1”时为通过，为“0”为否决。
（2）列出相应的真值表，如表1所示。
输入
输出
A
B
C
F
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
表1 真值表

（3）写出逻辑函数表达式并化简。
由于真值表中的每一行对应一个最小项，所以将输出为“1”的最小项用“与”项表示后进行逻辑加，即可得到逻辑函数的最小项表达式。在真值表中输出逻辑函数共有四个1，即。
用卡诺图化简如表2所示。
表2 卡诺图
0
0
0
1
A
BC
00
01
0
1
1
0
1
1
11
10

化简结果为
（4）根据逻辑函数式即可画出逻辑电路图。
由于实际制作过程中，一块芯片上往往有多个同类门电路，所以构成具体的逻辑电路时，通常只选用一种门电路，而且一般选用与非门较多。故上式变为：

可以得到如图1所示的由4个与非门构成的多数表决器逻辑电路。

图1 电路图
四、实训步骤
1．按照表决器电路的设计步骤，利用CD4011(或74LS00)完成电路逻辑功能测试。
2.某汽车驾驶员培训班进行结业考试。有三名裁判，其中A为主评判员，B和C为副评判员。在评判时，按照少数服从多数的原则，但若住评判员认为合格，也可通过。试用与非门构成的逻辑电路实现此评判规则。
（1）设计电路
根据设计要求，设定三个变量A、B、C。
A表示主评判员意见：
A=1，表示主评判员认为合格。
A=0，表示主评判员认为不合格。
B表示副评判员意见：
B=1，表示副评判员认为合格。
B=0，表示副评判员认为不合格。
C表示副评判员意见：
C=1，表示副评判员认为合格。
C=0，表示副评判员认为不合格。
设定输出变量为Y，Y=1表示驾驶员考试通过，Y=0示驾驶员考试未通过。
（2）根据给出的逻辑条件，写出表3所示的真值表。
表3 真值表
输入
输出
A
B
C
Y
0
0
0

0
0
1

0
1
0

0
1
1

1
0
0

1
0
1

1
1
0

1
1
1

（3）根据真值表写出相应的逻辑表达式，用卡诺图化简为最简与或式，并变为与非表达式。
（4）画出逻辑函数的逻辑图，并用电路图来实现它。
五、实训过程注意事项
1.根据实训任务要求设计组合电路，并根据所给的标准器件画出逻辑图。
2．列写实训任务的设计过程，画出设计的电路图。
3．对所设计的电路进行实训测试，记录测试结果。
4．组合逻辑电路设计体会。

实训5 编码器设计与仿真实训
一、实训目的
让学生掌握简单二-十进制编码器的设计过程，熟练编码器的工作原理，并利用仿真软件验证编码器的逻辑功能。
二、素材准备
Multisim 10.0 74LS00（CD4011） 74LS20 74LS30 仿真实验平台
三、实训内容
1．二-十进制编码器电路设计
用与非门设计一个二-十进制编码器电路。数字电路使用的是二进制数，而日常生活中经常使用的是十进制数。要想将十进制数输入到数字电路中，只有使用二进制形式的二-十进制数码，即BCD码，能完成这种功能的编码电路称为二-十进制编码电路。
2．集成8线-3线编码器仿真
利用Multisim 10.0绘制电路图，根据电路图验证编码器的功能。
四、实训步骤
1．二-十进制编码器电路设计
（1）工作原理
二-十进制编码器电路是利用与非门的“全1出0，有0出1”的逻辑功能来完成编码任务。其电路下图1所示。
在图1所示电路中，当10个数字键都不按下时，4个与非门的所有输入端都是高电平，输出低电平。当按下0（X0）键时，从电路上看并没有改变后级电路的状态，故输出仍为0000，即十进制数0的BCD码。
当按下1键时，则与1键对应的线被接地，输入低电平，即与非门1有一个输入端为低电平，其输出端D为高电平。与此同时，与非门的2、3、4的输入端没有变化，A、B、C仍为低电平，所以输出是BCD码0001。
当按下7键时，与非门1、2、3各有1个输入端成为低电平，输出是BCD码0111。
以此类推，无论按下哪个数字键，就会在输出端得到和其对应的BCD码。由于这种编码有10个输入端和4个输出端，它的输出是典型的8421码，所以也称为10线-4线8421码编码器。

图1 与非门组成的二-十进制编码器
（2）相关芯片
本电路涉及二输入、四输入和五输入的与非门。有如下芯片：74LS00（CD4011）、74LS20（双4输入与非门）、74LS30（8输入与非门），相关芯片引脚图如下所示。
注意：对于CMOS集成电路多余的输入端不允许悬空，与非门的多余输入端必须接Vcc。

CD4011引脚图 74LS00引脚图
74LS20引脚图 74LS30引脚图
2．集成8线-3线编码器仿真
（1）打开Multisim 10.0仿真软件，选择相关器件，包括编码器芯片74LS148N（芯片引脚如图2所示），9个单向双掷开关，三个发光灯泡，并根据电路图3进行连接。
74LS148优先编码器属于变量编码器，其输出位数为n时，输入端的数量为2n。管脚排列如图1所示，为输入信号端，为输出端，为使能输入端，为使能输出端，为片优先编码输出端。当使能输入端＝1时，电路处于禁止编码状态，所有的输出端全部输出高电平“１”；当使能输入端＝0时，电路处于正常编码状态，输出端的电平由的输入信号而定。 的优先级别最高，级别最低。
（2）绘制完毕，打开仿真开关，根据编码器真值表，通过单刀双掷开关的设置，改变输入状态，观察指示灯X0～X3的发光情况，根据电路图验证编码器的功能，将结果填入表1。

图2 74LS148引脚图
表1 74LS148真值表
输入
输出

1

0

0

0

0

0

0

0

0

0

图3 编码器电路图
五、实训过程注意事项
1.预习
查集成电路手册，初步了解74LS147、74LS48的功能，确定74LS147和74LS48的管脚排列，了解各管脚的功能。
2.连接电路
（1）每块芯片的完成的功能不同，首先注意引脚的位置，确定输入端和输出端的编号。确认完好后，按实验电路图在实验箱上安装好实验电路。检查电路连接，确认无误后再接电源。
（2）注意TTL和CMOS芯片对多余输入端的处理方式。
3.思考：
什么是编码？二进制编码和二-十进制编码有何不同？
如何扩展74LS148的功能？

实训6 译码器及其应用
一、实训目的
让学生掌握中规模集成译码器的逻辑功能和使用方法，熟悉数码管的使用。
二、素材准备
数字电子实验平台 74LS138×2 HEF4511
三、实训内容
1.74LS138译码器逻辑功能测试
将译码器74LS138的使能端及地址端分别接至逻辑电平开关输出口，八个输出端依次连接在发光二极管的输入口，拨动逻辑电平开关，按表1逐项测试74LS138的逻辑功能。
2.用两片74LS138组合成一个四线一十六线译码器实训
3. HEF4511七段显示译码器和数码管显示实训
四、实训步骤
1.74LS138译码器逻辑功能测试

图1 3—8译码器74LS138逻辑图及管脚排列
其中为地址输入端，是译码输出端，是使能端。表1为74LS138功能表，当时，器件使能，地址码所指定的输出端有信号(为0)输出，其它所有输出端均无信号(全为1)输出。当时或时，译码器被禁止，所有输出同时为1。
将译码器74LS138的使能端及地址端分别接至逻辑电平开关输出口，八个输出端依次连接在发光二极管的输入口，拨动逻辑电平开关，按表1逐项测试74LS138的逻辑功能。
表1 74LS138译码器真值表
2.用两片74LS138组合成一个四线一十六线译码器实训
图2 两片74LS138译码器扩展成4线-16线译码器连线图
为扩展后电路的信号输入端，为输出端。当输入信号最高位时，高位芯片被禁止，输出全部为“1”，低位芯片被选中，低电平“0”输出端由决定。时，低位芯片被禁止，输出全部为“1”，高位芯片被选中，低电平“0”输出端由决定。按照图2所示连接好电路图，并按表2逐项测试4线-16线译码器的功能。
表2 4线-16线译码器真值表
输入
输出

0或1
0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

3. HEF4511七段显示译码器和数码管显示实训
LED数码管是目前最常用的数字显示器，图3(a)、(b)为共阴管和共阳管的电路，c)和d)是共阴极和共阳极数码管引脚图。

图3 LED数码管
HEF4511为BCD码七段显示译码器，此类译码器型号有74LS47(共阳)，74LS48(共阴)，CD4511(共阴)等，本实训系采用CD4511（HEF4511） BCD码锁存／七段译码／驱动器，其引脚功能图见图4所示。

图4 CD4511引脚排列
其中：
A、B、C、D——BCD码输入端。
a、b、c、d、e、f、g——译码输出端，输出“1”有效，用来驱动共阴极LED数码管。
—调试输入端，＝“0”时，译码输出全为“1”
—消隐输入端，＝“0”时，译码输出全为“0”
LE—锁定端，LE＝“1”时译码器处于锁定(保持)状态，译码输出保持在LE＝0时的数值，LE＝0为正常译码。
CD4511与LED数码管的连接如图5所示。按照图5连接好电路，接通+5V电源，数码管公共端接地，十进制数的BCD码接至译码器的相应输入端A、B、C、D，按照表3所示的CD4511真值表，接通电源，依次通过输入端经译码和显示电路，则可显示0～9对应数码。

图5 CD4511驱动一位LED数码管
表3 CD4511真值表
LE

D
C
B
A
a
B
c
d
e
f
g
显示字型
X
X
0
X
X
X
X
1
1
1
1
1
1
1
8
X
0
1
X
X
X
X
0
0
0
0
0
0
0
消隐
0
1
1
0
0
0
0
1
1
1
1
1
1
1
0
0
1
1
0
0
0
1
0
1
1
0
0
0
0
1
0
1
1
0
0
1
0
1
1
0
1
1
0
1
2
0
1
1
0
0
1
1
1
1
1
1
0
0
1
3
0
1
1
0
1
0
0
0
1
1
0
0
1
1
4
0
1
1
0
1
0
1
1
0
1
1
0
1
1
5
0
1
1
0
1
1
0
0
0
1
1
1
1
1
6
0
1
1
0
1
1
1
1
1
1
0
0
0
0
7
0
1
1
1
0
0
0
1
1
1
1
1
1
1
8
0
1
1
1
0
0
1
1
1
1
0
0
1
1
9
0
1
1
1
0
1
0
0
0
0
0
0
0
0
消隐
0
1
1
1
0
1
1
0
0
0
0
0
0
0
消隐
0
1
1
1
1
0
0
0
0
0
0
0
0
0
消隐
0
1
1
1
1
0
1
0
0
0
0
0
0
0
消隐
0
1
1
1
1
1
0
0
0
0
0
0
0
0
消隐
0
1
1
1
1
1
1
0
0
0
0
0
0
0
消隐
1
1
1
X
X
X
X
锁 存
锁存
五、实训过程注意事项
1.用集成电路测试仪测试所用集成块，确认完好后，按实验电路图在实验箱上安装好实验电路。检查电路连接，确认无误后再接电源。
2.数码管必须先去分是共阳极还是共阴极，然后按照引脚图来连接线路，否则容易出错
3.思考：
如何用74LS138来实现逻辑函数的功能？
怎样测试数码管是共阴极还是共阳极？
74LS138如何作为数据分配器使用？

实训7 RS触发器及其应用
一、实训目的
1.通过实训熟悉RS触发器的逻辑功能、特点以及测试方法；
2.通过实训熟悉异步输入信号的作用；
3.通过实训掌握RS触发器的典型应用；
二、素材准备
数字电子实验平台 74LS100（CC4011） Multisim仿真平台
三、实训内容
1.基本RS触发器功能测试
基本RS触发器是由两个与非们交叉耦合组成，它是最基本的触发器，也是构成其它复杂触发器电路的一个组成部分。当时，两个与非门的工作都尤如非门，Q接至与非门G2的输入，使G2输出为Q；Q接至与非门G1的输入，使G1的输出为Q，从而使触发器维持输出状态不变。
2.同步RS触发器的仿真实训
四、实训步骤
1.基本RS触发器功能测试
（1）用两个TTL与非门交叉连接构成基本R-S触发器如图1所示。为便于接线检查，在图中要注明芯片编号及各引脚对应的编号。

图 1 基本R-S触发器
（2）按表1所示的顺序在两端输入不同的信号，观察并记录R-S触发器Q端的状态，并将结果填入表1中。

CC4011引脚图

表1 RS触发器真值表

逻 辑 功 能
0
0
0

0
0
1

0
1
0

0
1
1

1
0
0

1
0
1

1
1
0

（3）端接低电平，端加脉冲。
（4）端接高电平，端加脉冲。
（5）记录并观察（2）、（3）、（4）三种情况下，，端的状态，从中总结基本R-S触发器的Q端的状态改变和输入端的关系。
2.同步RS触发器的仿真实训
（1）打开MULTISIM 10.0仿真软件，按照图2所示绘制同步RS触发器电路仿真图。
（2）对于同步RS触发器，具有如下的逻辑功能：
CP = 0 时，不论R 和S 端输入如何，触发器维持原来的状态不变。
在CP = 1 期间，当R = 0、S = 1 时，同步RS 触发器被置“1”。
当R = 1、S = 0 时，同步RS 触发器被置“0”。
当R = S = 0 时，触发器保持原状态。
当R = S = 1 时，触发器的状态是不确定的。
综上所述，同步RS 触发器的逻辑功能如表2所示。按照表2检验同步触发器的功能。

图2 同步RS触发器仿真电路图
表2 同步RS触发器真值表

五、实训过程注意事项
1.接线时要注意电路图中各引脚的编号，连接时不要接错；
2.手动施加0、1输入电平时要注意开关动作的稳定性和可靠性，要避免开关的抖动；
3.思考
（1）试根据基本R-S触发器给定的输入信号波形画出与之对应的输出端的波形。
（2）试写出基本R-S触发器的约束方程，并说明哪个是复位端、哪个是置位端？

实训8 JK触发器及其应用
一、实训目的
1.通过实训熟悉JK触发器的逻辑功能、特点。
2.掌握集成触发器的使用方法和逻辑功能的测试方法。
3.熟悉触发器之间相互转换的方法。
二、素材准备
数字电子实验平台 74LS112（CC4027）
74LS00（CC4011） Multisim仿真平台
三、实训内容
1.测试双JK触发器74LS112逻辑功能
在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器，JK触发器常被用作缓冲存储器，移位寄存器和计数器。本实训采用74LS112双JK触发器，是下降沿触发的边沿触发器。引脚功能及逻辑符号如图1所示。
JK触发器的状态方程为

J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系，为两个互补输出端。通常把的状态定为触发器“0”状态，把定为“1”状态。

图1 74LS112双JK触发器引脚功能及逻辑符号
下降沿触发的JK触发器功能表如表1所示。CD4027是CMOS双JK触发器，其功能与74LS112相同，但采用上升沿触发，R、S端为高电平有效。
2.触发器之间的相互转换
在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、K两端连在一起，并认它为T端，就得到所需的T触发器。如图2（a）所示，其状态方程为。

(a) 触发器 (b) 触发器
图2 JK触发器转换为触发器
T触发器的功能表如表2所示。由功能表可见，当T＝0时，时钟脉冲作用后，其状态保持不变；当T＝1时，时钟脉冲作用后，触发器状态翻转。所以，若将T触发器的T端置1，如图2(b)所示，即得触发器。在触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中。
表1 JK触发器的逻辑真值表
输入
输出

CP
J
K

0
1
X
X
X
1
0
1
0
X
X
X
0
1
0
0
X
X
X
ψ
ψ
1
1
↓
0
0

1
1
↓
1
0
1
0
1
1
↓
0
1
0
1
1
1
↓
1
1

1
1
↑
X
X

表2 T触发器的逻辑真值表
输入
输出

CP
T

0
1
X
X
0
1
0
X
X
1
1
1
↓
0

1
1
↓
1

3．利用Multisim仿真软件观察JK触发器的时序波形图
四、实训步骤
1．测试双JK触发器74LS112逻辑功能
(1)测试、的复位、置位功能
任取一片JK触发器，使、、J、K端接逻辑开关输出插口，CP端接单次脉冲源，端接至逻辑电平显示器的输入插口。要求改变， (J、K、CP处于任意状态)，并在＝0(＝1)或＝0(＝1)作用期间任意改变J、K及CP的状态，观察状态。按表3要求记录之。
表3 JK触发器的复位置位功能表
输入
输出

CP
J
K

0
1
X
X
X

1
0
X
X
X

0
0
X
X
X

(2)测试JK触发器的逻辑功能
按表4的要求改变J、K、CP端状态，观察状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿(即CP由1→0)，记录之。
表4 JK触发器的逻辑真值表
J
K
CP

0

0

0→1