数据库系统工程师教程考点详解(六).docx

数据库系统工程师
数据库系统工程师教程考点详解（六）
数据库系统工程师考试一年考一次，2017年的考试在上半年开考，希赛小编为大家整理了几篇数据库系统工程师教程知识点精讲，希望对大家备考有所帮助。

RISC结构特点
1.精简指令系统采用硬件布线逻辑控制
不是说硬件方式不够灵活吗？确实，对于复杂指令系统而言，这是它的致命缺点。但对于指令少、格式简单的精简指令系统而言，采用微程序控制就显得多余了，而硬件方式占用元件少的优点就体现出来了--腾出的地方可以在中央处理器中放置更多的通用寄存器，同时，硬件方式的译码速度也要快得多。
2.大量通用寄存器
RISC大量减少了对内存的访问指令。许多精简指令计算机只有两条指令与内存交换数据：LOAD和STORE.计算的中间结果放在寄存器中，由于访问寄存器的速度远远高于访问主存的速度，因而这种减少存储器访问次数的做法提高了精简指令计算机的效率。
同时，大量的通用寄存器使得可以使用寄存器完成程序调用的参数传递，这样在程序调用时，减少了对主存的访问，而在结构化的程序中，大量使用了程序调用，这也无疑也提高了精简指令计算机的效率。
精简指令计算机采用"重叠寄存器窗口技术"进行寄存器的组织，如图1-5所示。
图1-5中有3个过程（过程X、Y和Z），X的输出是Y的输入，通过这种方式传递参数，不需要保护现场，从而减少了堆栈的操作。当然，这样的调用，其层数是有限制的，层数过多甚至是递归函数时，就一定要借助于主存的堆栈。

3.RISC普遍采用流水线技术
由于RISC指令结构简单，除了访问主存的指令速度慢之外，其他指令执行时间大多相同，这有利于发挥流水线的优势。同时，大量的寄存器使得编译优化成为可能，可以尽量减少数据相关的问题，减少流水线闲置时间。
4.RISC的存储系统
为了加快主存存取速度，大多数精简指令计算机采用了缓存技术，有的更是把指令和数据缓存分开设置，这样取指和读数可以同时进行。当指令或数据在缓存中时，就不需要去主存中提取，如果频繁地修改某个地址的数据，数据缓存也能减少写主存的次数。显然缓存越大，越能减少主存存取次数。
如果缓存命令失败，就必须访问主存，这就增加了控制电路的复杂性。
5.对编译器的影响
精简指令系统对编译系统的影响有两个方面。一方面由于指令简单、选择有限、寻址方式也少，这样编译系统不需要在众多的指令中选择最佳指令和指令组合，这就降低了对编译系统的要求。另一方面由于存在大量的通用寄存器，如何充分利用这些寄存器优化编译，使编译后的指令代码更能适应流水线的要求，这都对精简指令计算机的编译器提出了更高的要求。如果没有编译器的支持，精简指令计算机的多寄存器、流水线技术、移动寄存器窗口等都难以发挥最佳的作用。

计算机组成
计算机系统由硬件系统和软件系统组成。硬件由运算器、控制器、存储器、输入设备、输出设备5部分组成;软件由系统软件、应用软件组成。
运算器：对数据进行处理的部件，主要完成算术和逻辑运算;
控制器：从主存中取出指令，并指出下一条指令在主存中的位置，取出的指令经指令寄存器送往指令译码器，经过对指令的分析发出相应的控制和定时信息;
控制器的组成部分为：
程序计数器
指令寄存器
指令译码器
状态条件寄存器
时序产生器
微信号发生器
计算机硬件的典型结构：单总线、双总线(以cpu为中心、以存储器为中心)、采用通道的大型系统。

计算机系统分类
Flynn分类法(按指令流、数据流分类)、冯式分类法(按最大并行度分类)
指令流：机器执行的指令序列;
数据流：指令调用的数据序列。
计算机系统结构和计算机组成的区别：系统结构是指计算机系统在总体上、功能上需要解决的问题；计算机组成是指在逻辑上如何具体实现的问题。
计算机并行的发展：不同于同时性的是，并发性是指两个或两个以上事件在同一时间间隔内连续发生；分为存储器操作并行，处理器操作步骤并行（流水线处理机），处理器操作并行（阵列处理机），指令、任务、作业并行（多处理机、分布式处理系统、计算机网络）。
存储器的层次结构：高速缓存、主存、辅存。(有人将cpu内部的寄存器也作为一个存储层次)
存储器的分类：存储器按位置分为内存(主存)和外存(辅存);按工作方式分为读写存储器和只读存储器;按访问方式分为按地址访问和按内容访问的存储器;按寻址方式分为随机寻址、顺序、直接寻址存储器。
相连存储器是一种按内容访问的存储器。其工作原理是把数据作为关键字与存储器中的每一单元比较，找出与关键字相同的数据。相连存储器可用在高速缓存中;在虚拟存储器中用来作段表、页表或快表存储器;用在数据库和知识库中。
高速缓存：由控制部分和cache部分组成。cache部分放主存的部分拷贝信息，控制部分判断cpu要访问的信息是否在cache中命中，并按替换算法决定主存的哪一块信息放到cache中的哪一块里面。
一般来说，Cache的功能全部由硬件实现。
高速缓存与主存的地址映像方法有3种，即直接映像，全相连映像，组相连映像(组使用直接相连而组内的块使用全相连方式)
在Cache的替换算法中，“近期最少使用LRU算法”是命中率最高的一种算法。