微机原理第三章.pptx

第三章第三章 半导体存储器半导体存储器一、一、存储器的基本概念存储器的基本概念二、二、存储器的分类存储器的分类三、三、存储器的主要性能指标存储器的主要性能指标四、四、随机存取存储器随机存取存储器RAM 五、五、只读存储器只读存储器ROM六、六、存储器的接口特性存储器的接口特性一、一、存储器的基本概念存储器的基本概念存储器是存储器是一种能保存信息的设备一种能保存信息的设备 一种具有记忆功能的部件一种具有记忆功能的部件 是计算机的重要组成部分是计算机的重要组成部分 是是CUPCUP最重要的系统资源之一最重要的系统资源之一 DSESSSCSIPPSW标志标志寄存器寄存器执行部件控制电路执行部件控制电路指令译码器指令译码器4321数据暂存器数据暂存器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组寄存器组指指令令队队列列地址总线地址总线AB数据总线数据总线DB总线总线接口接口控制控制电路电路控制总线控制总线CB运运算算器器地地址址加加法法器器地地址址译译码码器器、指令指令1指令指令2指令指令3指令指令4、数据数据1数据数据29AH、CPUCPU与存储器的关系与存储器的关系存储器存储器CPU三级层次的存储器结构三级层次的存储器结构1 1按用途分类按用途分类 按存储器用途可以分为主存储器和辅助存储器。按存储器用途可以分为主存储器和辅助存储器。主存储器主存储器（Main MemoryMain Memory）主存又称主存又称内存内存 用来存放计算机正在执行的或经常使用的程序和数据。用来存放计算机正在执行的或经常使用的程序和数据。CPUCPU可以直接对可以直接对它进行访问它进行访问，一般是由半导体存储器构成，通常装在主板上，一般是由半导体存储器构成，通常装在主板上，存取速度快，但容量有限，存取速度快，但容量有限，其大小受地址总线位数的限制。其大小受地址总线位数的限制。用来存放系统软件及当前运行的应用软件。用来存放系统软件及当前运行的应用软件。二、二、存储器分类存储器分类1 1按用途分类按用途分类2 2按存储器存取方式不同按存储器存取方式不同 辅助存储器（辅助存储器（External MemoryExternal Memory）辅助存储器又称辅助存储器又称外存，外存，是主存的后援，是主存的后援，一般不安装在主机板上，属计算机的外部设备。一般不安装在主机板上，属计算机的外部设备。辅存是为弥补内存容量的不足而配置的，辅存是为弥补内存容量的不足而配置的，用来存放用来存放不经常使用的程序和数据，不经常使用的程序和数据，需要时成批调入主存供需要时成批调入主存供CPUCPU使用，使用，CPUCPU不能直接访问它。不能直接访问它。最广泛使用的外存是最广泛使用的外存是磁盘磁盘、光盘光盘等。等。辅存容量大，成本低，所存储信息既可以修改也可以辅存容量大，成本低，所存储信息既可以修改也可以长期保存，但存取长期保存，但存取速度慢速度慢。外存需要配置专门的驱动设备才能完成对它的访问，外存需要配置专门的驱动设备才能完成对它的访问，如硬盘、软盘如硬盘、软盘驱动器驱动器等。等。2.按存储器使用属性分类按存储器使用属性分类 内存储器种类繁多，按使用属性分为内存储器种类繁多，按使用属性分为:随机存取存储器随机存取存储器RAM（Random Access Memory）只读存储器只读存储器 ROM（Read Only Memory）1、存储器容量、存储器容量通常计算机编址单元是字节通常计算机编址单元是字节/字字存储器的容量是指一个存储器中单元总数，存储器的容量是指一个存储器中单元总数，与每单元的位数的乘积与每单元的位数的乘积如如64K64K字字=64K16=64K16位，位，512KB512KB（B B表示字节）表示字节）=512K8=512K8位。位。外存为了表示更大的容量，采用外存为了表示更大的容量，采用MBMB、GBGB、TBTB等。等。其中其中:1KB=2 1KB=2 1010B B，1MB=21MB=220 20 B B，1GB=2 1GB=2 3030B B，1TB=21TB=2 40 40B B三、存储器的主要性能指标三、存储器的主要性能指标存储器性能指标主要有五项：存储器性能指标主要有五项：容量、速度、功耗、可靠性、集成度容量、速度、功耗、可靠性、集成度。2、存取速度、存取速度存储器的存取速度存储器的存取速度:是指访问（读是指访问（读/写）一次存储器所需要的时间。写）一次存储器所需要的时间。常用存储器的存取时间常用存储器的存取时间(Memory Access Time)(Memory Access Time)和存储周期表示，和存储周期表示，MOSMOS工艺的存储器存取周期数为数十工艺的存储器存取周期数为数十 -数百数百nSnS，双极型双极型RAMRAM存取周期最快可达存取周期最快可达10nS10nS以下，以下，一般存储周期略大于存取时间，一般存储周期略大于存取时间，其差别取决于主存的物理实现细节。其差别取决于主存的物理实现细节。3.功耗维持功耗维持功耗操作功耗操作功耗 4.4.可靠性可靠性指指存储器对电磁场及温度等变化的抗干挠能力存储器对电磁场及温度等变化的抗干挠能力 5.集成度集成度指单位立方毫米芯片上集成的存储电路数指单位立方毫米芯片上集成的存储电路数四四 随机存取存储器随机存取存储器RAM（Random Access Memory）SRAM SRAM 静态静态RAM(static RAMRAM(static RAM)DRAMDRAM动态动态RAMRAM（Dynamic RAMDynamic RAM）IRAMIRAM组合组合RAMRAM NVRAMNVRAM非易失性随机读写存储器非易失性随机读写存储器随机存取存储器随机存取存储器RAMRAM（Random Access MemoryRandom Access Memory）也称读写存储器也称读写存储器 对该存储器内部的任何一个存储单元，对该存储器内部的任何一个存储单元，既可以读出（取），也可以写入（存）既可以读出（取），也可以写入（存）。存取用的时间与存储单元所在的物理地址无关，存取用的时间与存储单元所在的物理地址无关，主要用作主存，也可作为高速缓存使用。主要用作主存，也可作为高速缓存使用。通常说的内存容量均指通常说的内存容量均指RAMRAM容量，容量，一般一般RAMRAM芯片掉电时芯片掉电时信息将丢失信息将丢失。按制造工艺分成按制造工艺分成MOSMOS型型和和双极型双极型RAMRAM芯片。芯片。按集成电路内部结构不同，按集成电路内部结构不同，RAMRAM又可以分为又可以分为静态静态RAMRAM和和动态动态RAMRAM。五五 只读存储器只读存储器ROM ROM：ROMROM中存储器的信息是在使用之前或制作时写入的，作为一种固定存储；中存储器的信息是在使用之前或制作时写入的，作为一种固定存储；运行时只能随机读出，不能写入；运行时只能随机读出，不能写入；电源关断，信息不会丢失，属于非易失性存储器件；电源关断，信息不会丢失，属于非易失性存储器件；常用来存放不需要改变的信息。常用来存放不需要改变的信息。如操作系统的程序（如操作系统的程序（BIOSBIOS）或用户固化的程序。）或用户固化的程序。ROMROM按集成电路内部结构不同可分为五种：按集成电路内部结构不同可分为五种：掩膜编程掩膜编程ROMROM（Mask programmed ROMMask programmed ROM）PROMPROM可编程可编程ROM(Programable ROM)ROM(Programable ROM)EPROMEPROM光可擦除光可擦除PROMPROM（Erasable Programable ROMErasable Programable ROM）E E2 2PROMPROM电可擦除电可擦除PROMPROM（Electrically Erasable PROMElectrically Erasable PROM）FlashFlash Memory Memory快速电擦写存储器快速电擦写存储器 Flash MemoryFlash Memory快速电擦写存储器快速电擦写存储器：Flash MemoryFlash Memory是是8080年代末年代末9090年代初推出的新型存储器。结构与年代初推出的新型存储器。结构与EPROM EPROM 相同。相同。其特点是：其特点是：可以整体电擦除（时间可以整体电擦除（时间1S1S）和按字节重新高速编程。）和按字节重新高速编程。是完全非易失性的，可以完全代替是完全非易失性的，可以完全代替E E2 2RPOMRPOM。能进行高速编程。能进行高速编程。如如:28F256:28F256芯片，每个字节编程需芯片，每个字节编程需100s100s，整个芯片整个芯片0.5s0.5s；最少可以擦写一万次，通常可达到最少可以擦写一万次，通常可达到1010万次；万次；CMOS CMOS 低功耗，最大工作电流低功耗，最大工作电流30mA30mA。与与E E2 2PROMPROM进行比较具有容量大、价格低、可靠性高等明显优势。进行比较具有容量大、价格低、可靠性高等明显优势。高速缓冲存储器介于内存与介于内存与CPUCPU之间的一种快速小容量存储器之间的一种快速小容量存储器使用少量高速使用少量高速SRAMSRAM作为作为高速缓冲存储器，高速缓冲存储器，使用大量高速使用大量高速DRAMDRAM作为内存。作为内存。高速缓冲存储器和高速缓冲存储器和内存在硬件逻辑控制下，作为一个存储器整体面向内存在硬件逻辑控制下，作为一个存储器整体面向CPUCPU。高速缓冲存储器的存储速度为内存的几倍到几十倍，容量为几高速缓冲存储器的存储速度为内存的几倍到几十倍，容量为几K到几十到几十KB CPU高速缓存高速缓存 内存内存 控制逻辑控制逻辑15 9 8 1 0 页面地址页面地址DATA1 DATA2 0123255 MAR 0页页 1页页 。127页页MDRCDR 相等？相等？选择位选择位失败失败命中命中地址总线地址总线CPU数据总线数据总线单字宽单字宽多字宽多字宽CPU 1 7 16 16数据地址对数据地址对AD有效位有效位高速缓冲存储器的结构地址字段地址字段 数据字段数据字段CARMM 有有128页页每页每页512个地址单元个地址单元共共64K高速缓冲存储器的工作过程高速缓冲存储器与内存不统一编址高速缓冲存储器与内存不统一编址设高速缓冲存储器的容量为设高速缓冲存储器的容量为256字，每字字，每字40位，称为数据地址对位，称为数据地址对AD，数据字段两个字，数据字段两个字DATA1和和DATA2，每字，每字16位，地址字段位，地址字段8位，位，最高位为有效位。最高位为有效位。设内存设内存有有128128页，每页页，每页512512个地址单元，共个地址单元，共64K64K。高速缓存的地址寄存器高速缓存的地址寄存器CAR的位的位1到位到位8用来选择高速缓冲存储器用来选择高速缓冲存储器的的256个双字，位个双字，位0=0选选DATA2，位，位0=1选选DATA2。位。位9 9到位到位1515与与内内存的存的页面地址对应，共页面地址对应，共127127页页读操作时，读操作时，CPUCPU发发1616位地址到位地址到CARCAR，确定，确定高速缓存中的一个字，同高速缓存中的一个字，同时将地址字段的页面地址与时将地址字段的页面地址与CAR的高位进行比较，若相等称为命的高位进行比较，若相等称为命中，中，CDR开关打开，数据送开关打开，数据送CPU数据总线，若不相等称为失败，数据总线，若不相等称为失败，高速缓存内无高速缓存内无CPU需要的数据，此时需要的数据，此时CPU将地址送内存的地址寄将地址送内存的地址寄存器存器MAR，通过，通过MDR送送CPU的数据总线，同时将内存的该页面的数据总线，同时将内存的该页面的数据调入高速缓存中（清除缓存中的旧内容）。的数据调入高速缓存中（清除缓存中的旧内容）。写写操作与读操作基本相同，若操作与读操作基本相同，若比较失败，则直接写内存同时更新比较失败，则直接写内存同时更新办向缓存，若命中有两种方式，办向缓存，若命中有两种方式，1。向高速缓存写的同时，也写内。向高速缓存写的同时，也写内存称为通写，存称为通写，2。只写缓存，不写内存，到需要更新内存页内容时，。只写缓存，不写内存，到需要更新内存页内容时，再送内存。再送内存。高速缓冲存储器的映象方式高速缓冲存储器的映象方式 高速缓冲存储器的与内存间的地址对应关系称为缓存的高速缓冲存储器的与内存间的地址对应关系称为缓存的地址映象，有两种地址映象方式：直接映象方式和地址映象，有两种地址映象方式：直接映象方式和N路相路相联映象方式。联映象方式。1）直接映象方式直接映象方式内存地址空间分成大小相等的若干内存地址空间分成大小相等的若干页，每页的容量与缓存相等，内存的页内地址与缓存地址页，每页的容量与缓存相等，内存的页内地址与缓存地址对应，内存地址映象到唯一的缓存单元的方式，即直接映对应，内存地址映象到唯一的缓存单元的方式，即直接映象方式。象方式。2）N路相联映象方式路相联映象方式把缓存分成若干体，内存的页把缓存分成若干体，内存的页与缓存的体大小相等。把相同页内地址的内存单元可映象与缓存的体大小相等。把相同页内地址的内存单元可映象到多个缓存体中的相应单元，构成到多个缓存体中的相应单元，构成N路相联映象方式。路相联映象方式。存储器的结构存储器的结构存储器地址线位数存储器地址线位数n n，存储单元数为，存储单元数为N N，他们之间的关系为他们之间的关系为N=2N=2n。地地址址译译码码驱驱动动读读写写放放大大电电路路.存储体存储体时序控制线路时序控制线路N N位位地址总线地址总线控制信号线控制信号线N位位数据总线数据总线六、六、存储器芯片存储器芯片接口特性接口特性了解各种常用存储器芯片接口特性是用户设计微机存储器系统的基础，了解各种常用存储器芯片接口特性是用户设计微机存储器系统的基础，存储器芯片的接口特性存储器芯片的接口特性:实质上就是了解它与实质上就是了解它与CPUCPU总线相关的信号线的功能及工作时序总线相关的信号线的功能及工作时序,以便实现以便实现存储器芯片上信号线与存储器芯片上信号线与CPUCPU三大总线的连接，构成微机的存储器系统。三大总线的连接，构成微机的存储器系统。因此本节分二个层次介绍存储器芯片：因此本节分二个层次介绍存储器芯片：介绍存储器与介绍存储器与CPUCPU总线相关信号线总线相关信号线存储器芯片与存储器芯片与MPUMPU的连接方式。的连接方式。ROM控制线控制线ROMROM芯片提供两个控制输入信号：芯片提供两个控制输入信号：芯片允许芯片允许 ，输出允许输出允许 。1 1 使该芯片处于低功耗备用模式；使该芯片处于低功耗备用模式；0 0 该芯片被选中，使该芯片被选中，使O7 O7 O0O0处于允许状态；处于允许状态；=1 =1 输出被禁止输出被禁止,O7,O7 O0O0处于高阻；处于高阻；=0 =0 允许允许O7 O7 O0O0正常输出。正常输出。由此可见，使由此可见，使ROMROM能有效地操作必须使能有效地操作必须使 =0=0。SRAM控制线控制线静态静态RAM(SRAM)RAM(SRAM)提供三个控制输入信号提供三个控制输入信号:芯片允许芯片允许 输出允许输出允许 写允许写允许 无论对无论对SRAMSRAM进行读或写数据时，必须使进行读或写数据时，必须使 =0=0。向向SRAMSRAM写数据时，写数据时，=0=0、=0=0、=1=1，将将I/OI/O7 7 I/O I/O0 0 配置为输入，实现存储器写操作。配置为输入，实现存储器写操作。从从SRAMSRAM读出数据时，读出数据时，=1=1、=0=0、=0=0，I IO O7 7 I IO O0 0 为非高阻态，实现对存储器读操作。为非高阻态，实现对存储器读操作。注意注意:0 0 不能存在。不能存在。1 1 数据线处于高阻抗状态，数据线处于高阻抗状态，既不能读也不能写。既不能读也不能写。.DRAMDRAM存储器存储器动态动态RAM(DRAM)RAM(DRAM)以电荷形式存储信息的器件。以电荷形式存储信息的器件。以以INTEL2164INTEL2164为例为例21642164为为64K164K11616根地址分为两组根地址分为两组 /RAS/RAS（行地址有效）时，（行地址有效）时，A0A0A7A7有效有效 /CAS/CAS（列地址有效）时，（列地址有效）时，A8A8A15A15有效有效DINDIN为数据输入，为数据输入，DOUTDOUT为数据输出为数据输出21642164内部有内部有4 4个个128128128128的存贮矩阵的存贮矩阵DRAMDRAM必须再必须再2ms2ms内对所有内存刷新内对所有内存刷新/RAS/RAS作为刷新的选通信号作为刷新的选通信号刷新时按行进行，且数据线不起作用刷新时按行进行，且数据线不起作用 2164A0A7 DINDOUT/WE/RAS/CAS存储器芯片与存储器芯片与CPUCPU的连接方式的连接方式存储器芯片存储器芯片与与CPUCPU的连接方式。的连接方式。是指与是指与CPU总线相关的信号线的连接。总线相关的信号线的连接。控制控制总线总线由芯片类型决定，只能随芯片一块讨论。由芯片类型决定，只能随芯片一块讨论。(1)(1)根据根据CPUCPU外部数据总线的位数确定主存结构外部数据总线的位数确定主存结构 (2)(2)根据根据CPUCPU外部地址总线的位数与存储器的容量外部地址总线的位数与存储器的容量确定主存储器芯片连接原则确定主存储器芯片连接原则 (3)(3)8位数据总线位数据总线CPU与存储器接口与存储器接口(1)(1)根据根据CPUCPU外部数据总线的位数外部数据总线的位数确定主存结构确定主存结构 读写存储器读写存储器RAMRAM 只读存储器只读存储器ROMROM以以EPROM 2716(2KEPROM 2716(2K 8)8)为例加以说明。为例加以说明。以静态以静态RAM(SRAM)RAM(SRAM)2114 2114芯片（芯片（1K 1K 4 4位位/片）和片）和61166116芯片（芯片（2K 2K 8 8位位/片）为片）为例加以说明。例加以说明。读写存储器读写存储器RAMRAM（21142114芯片）芯片）2114 2114的引脚和逻辑符号如下图示：的引脚和逻辑符号如下图示：A0 A9I/O1 I/O42114写允许写允许 WE片选片选 CS 2114 2114与与8088CPU8088CPU的连接的连接要求利用要求利用 21142114组成容量为组成容量为2K2K 8 8的存储器的存储器21142114数据线位数为数据线位数为4 4位位,8088 CPU,8088 CPU数据总线是数据总线是8 8位的，位的，2K2K容量的存储器用容量的存储器用4 4片片21142114实现。实现。地址线要地址线要1010位位,即即A A0 0A A9 9。21142114存储单元数为存储单元数为1K(21K(21010=1024)=1024)单元单元片选片选 由由A10A15A10A15地址译码输出及某些控制信号地址译码输出及某些控制信号(例例IO/M)IO/M)形成。形成。写允许信号写允许信号 ,注意芯片无注意芯片无 信号信号,非写即读。非写即读。=0=0，=0=0为写为写,则则 =1=1为读。为读。21142114与三大总线如何接与三大总线如何接?A0 A9A0 A9A0 A9A0 A9A0 A9CSCSCSCSWEWEWEWED3 D0D7 D4D7 D4D3 D02114211421142114D7 D0CPUA15 A10IO/M1K1KWRDBABCB片片选选译译码码 地址总线地址总线数据总线数据总线控制总线控制总线 读写存储器读写存储器RAMRAM（61166116芯片芯片 ）A10 A0I/O0 I/O76116写使能写使能WE输出使能输出使能OE片选片选CS61166116存储芯片为存储芯片为2K 2K 8 8位位,8088 CPU,8088 CPU数据总线是数据总线是8 8位的位的,2K2K容量的存储器用一片容量的存储器用一片61166116实现。实现。61166116的引脚图如下的引脚图如下A19A18A16A17A15A13A14A12WRIO/MRDCPU&1 1 1A11=074LS3074LS24574LS326116WEOECSMEMRMEMWD7 D0ADIRD7 D0BGA10 A0D7 D0存储地址为：存储地址为：A0000A0000A07FFHA07FFH采用门电路译码采用门电路译码 6116 6116与与8088CPU8088CPU的连接的连接1010000074LS245存储器写存储器写 DIR=1,ABDIR=1,AB存储器读存储器读 DIR=0,BADIR=0,BA 只读存储器只读存储器ROMROM（27162716）27162716存储芯片为存储芯片为2 2K K 8 8位位的的,8088 CPU,8088 CPU数据总线是数据总线是8 8位的，位的，2K2K容量的存储器用一片容量的存储器用一片27162716实现。实现。其引脚图如下其引脚图如下:2716A10 A0D7 D0OE CE/PGMVCC=5V VPP 使用使用5V编程编程+25+25V存储器地址：存储器地址：FC000FC7FFH FC800FCFFFH FF800FFFFFH111111y0y7编程脉冲编程脉冲PGMPGM使用使用读出读出 PGM=0待机待机 PGM=1编程编程45 55MS其中其中:片选片选CE,CE,读出时读出时CE=0,CE=0,编程时编程时CE/PGM=1CE/PGM=1(2)(2)根据根据CPUCPU外部地址总线的位数与存储器的容量外部地址总线的位数与存储器的容量 确定主存储器芯片连接原则确定主存储器芯片连接原则确定好电路结构后，存储器芯片选择应尽量选用容量相同的芯片。连接原则：确定好电路结构后，存储器芯片选择应尽量选用容量相同的芯片。连接原则：芯片的地址线与芯片的地址线与CPU的低地址总线相连，以确定存储器片内地址，的低地址总线相连，以确定存储器片内地址，剩下的高位地址通过译码产生片选控制信号。剩下的高位地址通过译码产生片选控制信号。根据系统对存储器分配情况可以选择不同的译码方式：根据系统对存储器分配情况可以选择不同的译码方式：线选线选 全译码全译码 常用的译码器有以下三种常用的译码器有以下三种 与非门译码器与非门译码器 38译码器（译码器（74LS138）PLD可编程译码器可编程译码器 译码方式译码方式 线选线选（地址有重叠区）（地址有重叠区）PC总线总线A12A0A12A08K8K 8 8CSCSCSCSCSCSA13A13A14A14A15A15译码方式译码方式(续）续）全译码全译码（地址无重叠区）（地址无重叠区）PC总线总线A12A0A12A0CSCSCSCS译译码码。A13A13A14A14A15A15常用的译码器常用的译码器 与非门译码与非门译码A19A18A16A17A15A13A14A12WRIO/MRDCPU&1 1 1A11=074LS3074LS24574LS326116WEOECSMEMRMEMWD7 D0ADIRD7 D0BGA10 A0D7 D0存储地址为：存储地址为：A0000A0000A07FFHA07FFH 38译码器（译码器（74LS138）使能输入使能输入选择输入选择输入G1G1G2AG2AG2BG2BC CB BA AY0Y7Y0Y7输出输出1 10 00 00 00 00 0Y0=0Y0=0其余为其余为1 11 10 00 00 00 01 1Y1=0Y1=0其余为其余为1 11 10 00 00 01 10 0Y2=0Y2=0其余为其余为1 11 10 00 00 01 11 1Y3=0Y3=0其余为其余为1 11 10 00 01 10 00 0Y4=0Y4=0其余为其余为1 11 10 00 01 10 01 1Y5=0Y5=0其余为其余为1 11 10 00 01 11 10 0Y6=0Y6=0其余为其余为1 11 10 00 01 11 11 1Y7=0Y7=0其余为其余为1 138译码器应用举例译码器应用举例存储器地址为：存储器地址为：2000H23FFH，2400H27FFHA0 A9A0 A9A0 A9A0 A9A0 A9CSCSCSCSWEWEWEWED3 D0D7 D4D7 D4D3 D02114211421142114D7 D0CPUA15 A10IO/M1K1KWRDBABCB片片选选译译码码 片片选选译译码码74LS13808000FFFH38003FFFH000007FFH用用74LS138全译码实现真值表全译码实现真值表00 0000 000011 1111 111100 0000 000011 1111 111100 0000 000011 1111 1111A12A11 A130 00 0 00 0 10 0 1 1 1输出输出A10A9 A0地址范围地址范围只只Y0=0只只Y1=0只只Y7=00101010 0A15 A14A12A11A13A14IO/MA1574LS138G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7000007FFH08000FFFH100017FFH18001FFFH200027FFH28000FFFH300037FFH38003FFFH 用用74LS138全译码实现全译码实现 （每个输出均为（每个输出均为2K,2K,如何译出两个如何译出两个1K1K呢呢?可用可用A A1010区分）区分）1 1后后1K前前1K3232000003FFH0000 0000 0000 00000000 0011 1111 1111040007FFH0000 0100 0000 00000000 0111 1111 1111A10=0A10=1Y0A10同理用同理用Y Y4 4和和A A1010可构成可构成2000200023FFH23FFH和和2400240027FFH27FFH 这种所有地址都参加译码这种所有地址都参加译码,称全译码方式称全译码方式。线路较复杂线路较复杂,但每组地址是确定的但每组地址是确定的,无重叠区。无重叠区。线选方式实现线选方式实现 有些地址线不参加译码有些地址线不参加译码,电路简单电路简单,但地址不唯一但地址不唯一,有重叠有重叠,存储存储器容量小时可采用。器容量小时可采用。例如：例如：系统系统RAMRAM为为2K2K的情况下的情况下,为了区分不同的两个为了区分不同的两个1K,1K,可用可用A A1515A A1010中任一位来控制片选端。有中任一位来控制片选端。有32K32K的地址重叠区的地址重叠区例用例用A A1111来控制。有来控制。有32K32K的地址重叠区。如下图示的地址重叠区。如下图示 1 1后后1K前前1KIO/MA11 XXXX，0 000，0000，0000 XXXX，0 111，1111，1111XXXX，1 000，0000，0000XXXX，1 111，1111，1111（3）8位数据总线位数据总线CPU与存储器接口与存储器接口8088CPU的数据总线是的数据总线是8位。位。在最小方式下，与存储器的接口要考虑三方面问题：在最小方式下，与存储器的接口要考虑三方面问题：数据总线可以直连；数据总线可以直连；必须对地址总线进行译码以选择存储单元；必须对地址总线进行译码以选择存储单元；必须使用必须使用8088提供的、提供的、IO/控制信号去控制存储器系统。控制信号去控制存储器系统。最大模式与最小模式主要区别在于：最大模式与最小模式主要区别在于：IO/与与 形成形成 ；IO/与与 产生产生 ;信号均由信号均由8288总线控制器产生。总线控制器产生。OERDRDABC+5V1K&30G2AG2B地址数据A0A11O0072732WAITWAITA12A12A13A13A14A14IO/MIO/MA15A15A16A16A17A17A18A18A19A19C ECECECECECECECE138G1G18088与与EPROM 的接口的接口8片片2732组成组成32K8bit的的8088 EPROM物理地址空间，译物理地址空间，译码器寻址范围为码器寻址范围为0F8000H 0FFFFFH