PADS功能使用技巧V0.5.docx

Author:Jackie long PADS 功能使用技巧 V0.5一、如何走蛇形线？蛇形线是布线过程中常用的一种走线方式， 其主要目的是为了调节延时满足系统时序设 计要求，但是设计者应该有这样的认识：蛇形线会破坏信号质量，改变传输延时，布线时要 尽量避免使用，因此一块 PCB 上的蛇形线越多并不意味着越“高级”。实际设计中，为了保 证信号有足够的保持时间， 或减小同组信号之间的时间偏移， 往往不得不故意进行绕线， 例 如 DDR* (DDR1/DDR2/DDR3)中的 DQS 与 DQ 信号组要求要严格等长以降低 PCB skew， 这时就要用到蛇形线。(1)设置蛇形线的参数。蛇形线的参数主要有线长、同组线线长的差值、平行线段距 离(Gap)及平行线段长度。 Router 中打开项目浏览器(Project Explorer)，展开 Net Objects 树形列表下的 Net 项， 选择需要等长的网络 (此处是 DDR_DQ15.0以及 DDR_DQS1.0)， 右击选择 Copy，如下图所示。(2)点击 Nets 组上的 Matched Length Nets Groups，右击后选择 Paste 将上述网络粘贴 到该项内，如下图所示。未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long (3)此时在 Matched Length Net Groups 组内出现一个默认名为 MLNetGroup1 的网络组， 展开就可以看到，拷贝的网络在这里出现，如下图所示。未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long (4)点击 MLNetGroup1 网络组，右击后选择 Properties ，弹出如下图所示的对话框。其中 Tolerance 即网络组内最长与最短走线的之间的差值， PADS 默认不对走线长度加 以限制，若需要，可勾选 Restrict length 进行相应的设置，此两者的值可根据经验或仿真结 果进行设置。(5) 点击工具栏上图标或按热键 Ctrl+Enter， 选中 Options 对话框中的 Routing 页表项，其中红色框中的参数即针对蛇形线，这里我们把平行线段距离(Gap)设置为 3，点击 OK ，即可完成蛇形线的设置。未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long (6)在 PCB 中选定一个引脚，按 F3 开始走线， 在需要走蛇形线的地方停顿，右击后选择 Add Accordion，即可开始蛇形走线，如下图所示。控制方面的细节不再赘述。(7)完成蛇形线后，右击选择 Complete Accordion 即可进入常规走线模式。(8)最后完成的结果如下图所示。未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long 细心的读者可能发现自己走出来的有 135o 角， 而上图中却是弧线 ， 是的！ 走出来的原本不是弧线，是在 Layout 中通过 Add Miters 处理过的。用 Layout 打开刚才的 PCB，选择菜单栏 Tool - Options 后出现如下对话框，在 Miters 组合框内选择 Arc ，表示对走线进行圆弧修正， Ratio 可按具体情况设置，此 处为 3，此值不宜过小(没效果)亦不可过大(有些角度修正不到位)， Angle 为 135o ，表示 允许对 135o 角进行修正，完成后点击 OK 即可。选择需要修正的网络，右击后选择 Add Miters 如下图，这样蛇形线就成圆弧走线了。上述操作有点繁琐， PADS9.0 及其以上版本提供了新的功能，可以直接走圆弧蛇形线。未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long 二、如何走差分线？差分信号在高速电路设计中应用越来越广泛，如 USB、 HDMI、 PCI、 DDR*等，承载差 分信号的差分线主要优势有： 抗干扰能力强， 能有效抑制 EMI、 时序定位精确等， 对于 PCB 工程师来说，最关注的是如何确保在实际走线中能完全发挥差分线的这些优势。(1)定义差分对信号：在 Router 中，同时选定需要走差分线的网络(Net)，右击后选 择 Make Differential Net ，如下图所示。(2)打开项目浏览器 Project Explorer 窗口，展开 Net Objects 树形列表下的 Differential Pairs 项，刚刚定义的差分对 DMDP 就在这里，选定该差分对后右击选择 Properties，如 下图所示。(3)在弹出的对话框中，可设置相应的线宽及线距，此处分别设置为 8 与 6 (8:8:6)。未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long 点击 OK ，即完成差分对的定义。线宽及线距影响差分线的阻抗， 其值可由 Polar SI8000 软件粗略估算一下， 如下图所示， 对于阻抗要求高的可与 PCB 厂家沟通确定。图标，即可开始差分对布线(与(4)选择其中的一个引脚，按 F3 或单击工具栏上常规布线一致) ，如下图所示。未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long (5) 在终端处需要分开布线， 右击后选择弹出菜单中的 Route Separately， 如下图所示。(6)按如上操作后，按常规走线完成即可，如下图所示。至此已经完成了差分线的走线， 有些读者可能会见过一些如 DDR*的板子， 差分线也走 了蛇形线，其实将上述两个结合起来是很容易做到的，这里就不赘述了。未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long 三、如何统一修改元件标号字体？LAYOUT 完毕后进行元件标号字体调整时，你是否试图用 Select Document+Select All 来选定所有标号？可结果却并不令人满意。(1)在 Layout 中，选择菜单栏 Edit - Filter，将对话框按如左下图设置(即仅勾选 Labels)。(2)右击-Select All，即可选定所有的元件标号，再右击- Properties，即可出现右上 图对话框，此时可进行需要的设置。 (需要注意的是， Layer 下拉列表不应选择任何层，否 则丝印会放在错误的板层上)当然也可以用 Select Document+Select All 的方式，前提是在 Layout 中菜单栏 Setup - Display Colors 中仅选定 Ref.De (纵向栏) ，如下图所示，这种方法较费时一点。未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long 四、如何做到 20H 规则？电源层与地层之间变化的电场在板边缘会向外辐射电磁干扰( EMI)，称为边沿效应。 20H 规则可将 70%的电场限制在接地层边沿内， 100H 可达到 98%。(1)在 Layout 中，选择菜单栏 Setup - Design Rules - Conditional Rules，在出现的 Conditional Rule Setup 对话框的 Source rule object 中选择需要约束的 Nets (这里是 DVDD)， Against rule object 中选择 POWER 层(自定义的电源层名称)，确定 Clearance 单选框，点击 Create，在左下角的 Existingrule sets 中即出现定义的约束项，如下图所示。(2)选择该约束项，点击 Matrix，在下图所示对话框中的 Board 与 Copper 处填入 200 (此处假定电源与地层的间隔为 10mil，读者可按需要进行配置)未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long (3)点击 OK，即可完成规则设置，以上规则约束表示：当 DVDD 在 POWER 层时， Copper 与 Board 之间间距为 200mil。 同样可以设置其它的规则， 下图为一 PCB 进行 20H 规 限后的图片。读者也可以尝试在菜单栏 Setup - Design Rules - Net 中进行规则约束，效果大体是 一样的。未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long 五、如何自定义快捷键？热键(或快捷键)是每一个 EDA 工程师会(也应该)关注的问题，因为好用且合理的 热键可以使工作效率大幅度地提高。 PADS 定义了很多无模命令可以实现这一目的，但菜单 执行的热键却不大友好， 甚至还不如 Protel。 当你因为 PCB 一点点修改而进行第 N 次 Flood 时，你是否会因为屡次陷入点击 Tools Pour Manager Tools - Pour Manager 这个“圈 套”而感到厌烦？当你看到下图所示的由三个键堆积起来的按键组合时， 会不会有点望而生 畏的感觉?! 没关系，现在我们可以定义自己的热键。(此处删除了旧版本中关于修改 menufile.dat 文件自定义快捷键的方法)在 PADS9.0 及其以上版本定制快捷键非常简单。选择 Tools - Customize 即可弹出自定 义对话框，切换到 Keyboard and Mouse 选项表，此时应如下图所示。我们仍然以 Display Colors 为例进行快捷键的定义。如上图所示找到该项，可以看到， 在 Current shortcuts (当前快捷键)为空，表示尚无该功能对应的快捷键，这时我们单击上 图红色方框所示的新建按钮，即可弹出如下图所示的对话框。未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long 在这里，直接按键盘上的快捷键组合，在该对话框中即会有相应的文字，比如，我们按 Ctrl+G，软件就会识别到，并以文字形式自动录入到上图的文本框中(即上图中的 Ctrl+G 不是一个个字母敲进去的，而是软件识别我的 Ctrl+G 按下的动作自动填入的)，点击 OK 后， 即可弹出如上图所示的对话框， 提示我们该组合键已经被分配给 “创建联 合体”命令，与之前的类似，该功能所用之处甚少，可以分配给CTRL+G，我们点击“是”， 这样快捷键就定义好了，很方便吧！未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long 六、如何做带定位孔的封装？我们常见的很多元器件都会带几个定位孔， 特别是接口器件， 如 HDMI、 USB、 LAN 等， 很多工程师实现这些定位孔的方法就是： 增加焊盘， 把焊盘内径外径， 如下图所示网络接口封装的两个定位孔。这样做的确能够实现，且制作起来很快捷，但在 PowerLogic 与PowerPCB 同步导入封装时，你有时会发现导入不成功，而且这种做法从封装管理与标准化 来看也是不规范的。 没有办法了吗？答案是否定的， 以下我们将该接口的定位孔用另外一种 方法来做。(1)进入封装编辑窗口后，切换到 Drill Drawing 层，如下图所示：(2)点击工具栏上 Drafing Tool工具集，在展开的子工具条下，选择 2D Line；(3)右击空白区，在弹出的快捷菜单中，选择 Circle ，如下图所示：未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long 以上步骤表明： 我们将在 Drill Drawing 层用 2D Line 实施画圆操作， 因为 Drill Drawing 就是 PowePCB 中的钻孔层，在该层添加圆即可实现添加钻孔的目的。(4)在定位孔坐标处(此处为0， 0)添加半径为 64mil (直径 128mil)的圆，完成后 应如下图所示：(5)同理，将坐标点为-500， 0处添加一个相同属性的圆，如下图所示：未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long (6)这样基本完成了定位孔在封装里的建造，但这样会引起一个问题，就是LAYOUT 时走线也可以穿过，如下图所示，按原意，定位孔里是不应该存在走线与其它事物的，怎么 样解决这一问题呢？有些读者可能想到用 Keepout 覆盖 PCB 中的两个定位孔，对！更好的， 我们可以在封装中直接做好“一劳永逸”！(7)同样在第一步展开的子工具栏下选择 Keepout，在空白区域右击，选择弹出快 捷菜单中的 circle 项，画两个任意大小的圆(之所以在此处不设定半径的值，是因为该步中 不容易精确指定，因此留在后面执行) ，在弹出的对话框中按如下图所示配置：以上选项表示：在该 Keepout 内，不允许走线、灌铜、过孔、跳线、测试点等等。 同理，再画另一个相同属性的圆。(8)右击选择 Anything，再双击 Keepout 边框，将两个圆的半径设置为 64mil，再将两 个 Keepout 分别定位到坐标为0， 0、 -500， 0位置覆盖前述在 Drill Drawing 中完成的定位 孔，完成后应如下图所示：未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long (9)如下图所示，现在走线不能穿过该区域了，同样其他事物都不可以，这就相当于 一个板槽一样，这样做封装的过程，看似很麻烦，读者可根据自己的需求选择一种(比较常 见的还是增加焊盘，把焊盘内径外径， 因为简单)。七、 Flood 与 Hatch 有什么区别？我们先看看 PADS Layout Help 文档是怎么说的，如下图所示：未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long 从检索到的帮助信息， 我们可以得到 Hatch 与 Pour 的区别，原文如下：Flooding recalculates the pour area and recreates all clearances for the current obstacles within the pour outline, observing clearance rules. Hatching refills (with hatch lines) existing pour polygons for the current session; it does not recalculate the pour area. Each time you open a design file, you must flood or hatch the design; this information is not saved. In most cases, you can simply Hatch. Use Flood if you make changes to the copper pour polygon that could create clearance violations or if you change clearance rules.翻译过来就是：灌注(Flooding)重新计算当前灌铜区域内障碍的所有间距，并检查间 距规则， 而填充(Hatching)用来 (用填充线)重新填充当前会话内已经存在的填灌多边形， 而并不会重新计算填充填灌区域。每次打开一个设计文件时，你应当对这个设计进行 flood 或 hatch；这些信息是不保存的。一般情况下，你只要简单的 Hatch 一下就够了，如果你对 灌铜区的修改会引起规则冲突时，或修改了间距规则时，请使用 flood！也许有些读者看到这里有些迷惑了：什么意思？假设要修建一个蓄水池(灌铜区)，在 动工之前，应该进行相应的计算，以确保蓄水池的各项参数满足我们的要求，修建完成后， 就是注水的操作。这里修建水池的操作就相当于是灌注(Flood)，而向水池注水的操作相当 于是填充(Hatch)。每次新建一个不同水池(灌注)，都会引发一系列重新计算活动(计算 间距规则)，因为水池参数(PCB 设计规则)不一样，最终所创建的水池也是不一样的，而 对于同一个水池，无论注多少次水(填充)，水池的形状肯定是不变的，注水只是为了方便 使用(这正如 PCB 灌铜区域的填充方便了查看)。对于其它工程师给到的 PCB 文件，因为更多的目的是为了查看，而不是修改，因此用 得更多的是填充(Hatch)，而不是灌注(Flood)，因为原工程师在灌注时可能修改了某些规 则，而到你手上再灌注一下，糟了！这个 PCB 文件已经不再是原来的那个了，因为你已经 修建了另外一个水池，而这个水池的指标不是原工程师想要的。八、如何创建带镂空的铜皮(即带孔的)？要创建带镂空的铜皮(即带孔的)，只要使用 Copper CutOut 工具在铜皮 Copper 上绘制一个满足需求形状的 Cut Out (镂空区)，最后将铜皮 Copper 与Copper Cutout 都选择，执行 【右击】 【Combine】即可。下面详细展示了创建带镂空铜皮的两种方法。下图中包含一块 Copper 与三块 Copper Cutout，将它们结合(Combine)之后，三块 Copper Cutout 将原来的 Copper 镂空即形成右图所示的异形铜皮。未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long 下图中包含的四块 Copper 在结合之后，形成一个带矩形镂空的矩形铜皮。 其实这里就告诉了我们两种创建镂空铜皮的方式：一、在 Copper 的基础上用 Copper Cutout 进行镂空；二、用 Copper 直接进行组合的方式。九、如何铺具有包含关系的铜？我们用 Copper Pour 工具绘制一个灌铜区域后，在弹出的如下图所示 DraftingProperties 对话框中有一个 Flood & Hatch Options 按钮，秘密就在这里，我们点进去吧未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long 进去后弹出如下图所示的对话框，其中 Flood priority 就是我们要找的答案当有多个灌铜区域重叠时， 可以设定各个灌铜区的优先级。 如下图中所示为三个互相重 叠的已经设置优先级的灌铜区域。当进行 Flood 操作时，优先级为 0 的灌铜区首先被灌注， 其次为优先级为 1 的灌铜区， 最后灌注优先级为 2 的灌铜区时， 由于其中有部分区域已经被 优先级为 0 与 1 的区域占据， 因此，优先级为 2 的灌铜区遵循设计规则中的 Copper to Copper 间距进行避让后，对其它区域再进行灌注，最后的效果就如右图所示。读者可按照这样的思路分析下图中的灌铜效果为什么会是那样。未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long 十、 Verify Design 时应注意什么？(1) 将整个 PCB 板缩放到完全显示状态。 这是必要的， 因为 PADS Layout 的验证工具仅对设计者能够看到的部分进行检验(也就是你在窗口中能看到的那部分)，验证工具才进 行检验。执行【View】 【Board】 (或按快捷键 Home)，即可显示整个 PCB 板。(2) 将所有与电气特性相关的层颜色都打开。 与 (1) 类似， 如果某一层颜色没有打开， 则设计者将看不到该对象，因此验证工具亦不会对其进地验证操作。其它更多技巧可参考如下列表如下图的 Pad 与 Traces 均未打开， 这样在检查过程中， Pad 与 Traces 的规则违例将不予报错。下图的 Via 与 Traces 显示为黑色 (即背景色)， 这样两种对象在 PCB 检查中也是不可见 的，故存在错误检查不出来的风险。未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long 十一、如何将低版本封装库转成高版本的？如 PADS2005 转到 PADS9.5每一位 PCB 设计者都会面临 PCB 版本升级的过程， PADS/PowerPCB 也不例外，到目 前为止， PADS 的低版本封装库主要有两种： PADS2005 与PADS2007，最新的(即高版本)就是 PADS9.x。PADS 自带封装库转换工具，(在 WIN10)您可以在“所有应用”中“Mentor Graphics SDD” 文件夹下找到如下图所示“Library Converter”：(也可以直接到安装目录下找到，路径是：安装目录Mentor Graphics SDDPADS9.x)打开后如下所示：未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long 点击 “添加库”，在弹出的 Add Library 对话框中选择需要转换的封装库。 注意有两种版 本的封装库可以进行转换，用户根据后缀选择即可添加完成后，点击“转换”按扭即可开始进行封装库的转换。转换完成后，在旧版本封 装库文件的同目录下即可出现*.pt9 的新版本封装。未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long 十二、如何将 PCB 文件中的封装保存到自己的封装库？很多工程师可能有这种经历： 一个新的项目的元器件需要用到新的封装， 但别的工程师 有这个封装且已经量产，所以直接把包含这个封装的 PCB 文件发给你。有些读者想：我不知道把其它 PCB 文件中的封装保存到自己的库，自己按器件数据手 册做一个就行了！ 貌似挺有道理， 但是很多人不太愿意这样做， 一方面当然是为了避免麻烦 的创建封装的操作，更重要的是，新创建的封装不一定百分百地正确(人不是机器)，如果 已经有现成的且量产验证好的封装，为什么不直接使用呢？这样可以极大的降低设计风险。将 PCB 文件中的封装保存到自己的封装库很简单，如下所述：1、在 PADS LAYOUT空闲状态下，执行【右击】 【Select Components】，表示我们将 要选择 PCB 中的器件封装2、点击选择需要保存的封装，此时该封装应高亮显示，再执行【右击】 【 Save to Library】即可弹出 Save Part Types and Decals to Librarys 对话框未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long 3、选择需要保存的“Part Types”与“Decals”，并且设置好自己的元件类型库“Part Type Libray”与封装库“Decal Library”的路径，再点击 OK 按钮即可十一、如何添加泪滴？十二、如何为铜箔添加 VIA？十三、如何交互 OrCAD 与PowerPCB？十四、 PADS 输出 十五、 PADS 输出 十六、 PADS 输出Y/N?”？CAM 文件时提示“no symbol size for XX”？CAM 文件时提示“offsets are too small - plot will be centered”？CAM 文件时提示“Unhatched copper pour exists on layer1 Continue plot十七、PADS输出 CAM 文件时提示“Fill width is too large for accurate pad fills.(fill width=0.254, pad width=0.4572)”？未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！Author:Jackie long 十八、如何将多层板少层数？十九、如何将过孔与灌铜区修改为十字连接？二十、如何进行尺寸标注？二一、正片与负片的区别？二二、如何有效使用应用帮助文档？二三、影响走线线宽的主要因素有哪些？二四、组(Group)与类(Class)有何不同？二五、如何自动添加屏蔽孔(Stitch Via)？二六、为何无论走线宽度是多少，显示的都是一条很第四的线？二七、如何设置自动备份？二八、为什么我的走线只能是垂直或水平的？二九、我觉得圆弧走线质量更好，如何整板走弧线？三十、如何删除灌铜过程中出现的“孤铜”？三一、什么是 Shielding via 与 Stitching via？三二、 PCB 与原理图不同步，怎么办？三三、如何设计异形封装？三四、为什么在 OrCAD 中的 Footprint 栏中填入 PCB Decal 仍然无法导入封装？ 三五、如何将 Protel/AD 的原理图生成网络表导入到 PADS Layout？三六、如何使用 PADS Logic 与PADS Layout 进行同步、交互？三七、为何导入到 PADS Layout 中的结构文件被缩小了？三八、如何编辑板框？三九、为何对直角进行 Pull Arc 时，两个相关边框都被推成弧？四十、如何对齐元器件？四一、复用设计(Reuse)是什么？如何应用它？四二、什么是 ECO 模式？如何进入到该模式？未经作者许可，不得对该文档进行任何破坏原文完整性及出于商业目的的任何操作！