数电设计-电子钟.doc

目录

一、设计任务与要求 1

二、总体框图 1

三、选择器件 2

四、功能模块 7

五、总电路图 12

六、设计总结 15

一、设计任务与要求
设计一个集成数字式闹钟，要求：
1、 时钟功能：具有24小时或12小时的计时方式，显示时、分、秒。
2、 具有快速校准时、分的功能。
3、 能设定起闹时刻，响闹时间为1分钟，超过1分钟自动停止；具有人工止闹功能；止闹后不再重新操作，将不再发生起闹。
二、总体框图

图1 总体框图
说明：本电路第一部分是译码显示电路，可以用七段数码显示器加译码器实现，这里用的是四输入端数码管，本身带有译码器。
第二部分是计数电路，实现时的二十四进制，分的六十进制
和秒的六十进制。
第三部分是校时电路，对时分进行快速校正。
第四部分是闹铃电路，根据预定的时间进行闹铃，闹铃时间
为一分钟，可以人工止闹。
第五部分是脉冲序列发生器，此模块可由非门和石英震荡器
构成，可以由施密特触发器构成，也可以由555电路构成，
这里用的是555振荡器提供秒脉冲信号。
三、选择器件
1、四管脚数码显示器六片
2、十进制计数器74LS160六片
3、比较器74LS85四片
4、555一片
5、74LS00三片（每片包含四组与非门）
6、74LS04两片（每片包含四组非门）
7、单刀单置开关一个
8、单刀双置开关一个
9、电阻：47kOhm*2，2kOhm电位器*1，1kOhm*2，100kOhm*1，小灯泡*2
10、电容：10uF*1，0.01uF*1
11、5伏直流电源
以下是各器件的逻辑框图、逻辑符号、逻辑功能表、内部原理图：
一、 计数器74160芯片
1、74LS160内部逻辑图

图2 74LS160内部逻辑图
当Rd’=1,LD’=0时，电路工作在同步预置数状态。这时门G16-G19
的输出始终是1所以输入端JK的状态由D0-D3的状态决定。
当Rd’=LD’=1而EP=0、ET=1时，由于这时门G16-G19的输出均为0，亦即四片JK触发器均处在J=K=0的状态，所以CLK信号到达时它们保持原来的状态不变。同时C的状态也得以保持。如果ET=0，则EP无论为何状态，计数器的状态也保持不变，但这时进位输出C等于0.
当Rd’=LD’=EP=ET=1时，电路工作在计数状态。
2、74LS160功能表
表1 74LS160功能表
工作状态
置零
预置数
保持
保持（但C=0）
计数
CLK R’ LD’ EP ET
× 0 × × ×
× 1 0 × ×
↑ 1 1 0 1
× 1 1 × 0
× 1 1 1 1
↑

2、管脚图

3、逻辑符号

图3 74160逻辑符号
管脚图介绍：
时钟CLK’和四个数据输入端ABCD
异步置零端CLR’
工作状态控制端CEP，CET
预置数端LOAD’
数据输出端Q0~Q3
以及进位输出端RCO.
二、比较器74LS85
1、74LS85内部逻辑图

图4 74LS85内部逻辑图
在比较量反而多位数的大小时，必须自高而低地逐位比较，而且只有在高位相等时，才需要比较低位。根据上述原理，我们就得到了表示A>B、A<B和A=B的逻辑函数式为：
Y(A>B)=A3B3’+(A3⊙B3)A2B2’+(A3⊙B3) (A2⊙B2) A1B1’
+(A3⊙B3) (A2⊙B2) (A1⊙B1) A0B0’
+(A3⊙B3) (A2⊙B2) (A1⊙B1) (A0⊙B0)I(A>B)
Y(A<B)=A3’B3+(A3⊙B3)A2’B2+(A3⊙B3) (A2⊙B2) A1’B1
+(A3⊙B3) (A2⊙B2) (A1⊙B1) A0’B0
+(A3⊙B3) (A2⊙B2) (A1⊙B1) (A0⊙B0)I(A<B)
Y(A=B)=(A3⊙B3) (A2⊙B2) (A1⊙B1) (A0⊙B0)I(A=B)
I(A>B) I(A<B) I(A=B)是来自低位的比较结果。相比较的两数都只有4位，没有来自低位的比较结果时，应令I(A>B) =I(A<B)=0，I(A=B)=1.由于A和B的比较结果只有A>B、A<B、A=B三种结果，所以“不是A>B或A<B就是A=B”、 “不是A<B或A=B就是A>B”,因此又得到如下关系式：
Y(A>B)=（Y(A<B)+ Y(A=B)）’
Y(A<B)=（Y(A>B)+ Y(A=B)）’
2、74LS85功能表
表2 74LS85功能表

3、74LS85管脚图

图5 74LS85管脚图
三、555定时器
1、555内部逻辑图

图6 555内部逻辑图
将555定时器的VI1和VI2连在一起接成施密特触发器，然后再将vo经RC积分电路接回输出端，就构成了多谢振荡器。
电容上的电压vc将在VT+与VT-之间往复震荡，电容C的充电时间T1和放电时间T2各为：
T1=(R1+R2)Cln（Vcc- VT-）\（Vcc- VT+）=(R1+R2)Cln2
故电路的震荡周期为：
T= T1+ T2=(R1+2R2)Cln2
振荡频率为：
f=1\T=1\（(R1+2R2)Cln2）
通过改变R和C的参数即可改变振荡频率。
2、555定时器功能表
表3 555定时器功能表

3、555管脚图

图7 555管脚图
四、功能模块
一、时计数器

图8时计数器
此模块是小时计数，实现记录二十四小时循环计数功能，使用两片十进制74LS160串行进位方式连成一个百进制计数器。两片74LS160的EP和ET恒为1，都工作在计数状态。右边一片每计到9（1001）时C端输出变为高电平，经反相器后使左边一片的CLK端为低电平。下一个计数脉冲到达后，右边一片计成0（0000）状态，C端跳回低电平，经反相器后使左边一片的输入端产生一个正跳变，于是左边计入1。当右边为4（0100）同时左边为2（0010）时，经一与非门输入两片的清零端，实现二十四进制
二、分计数器

图9 分计数器
此模块是分钟计数，实现记录六十循环计数功能。也是由两片74LS160实现的，当左边为6（0110）同时右边为0（0000）时，高电平信号经一个与非门进入两片的清零端实现分钟的六十进制。
三、秒计数器

图10 秒计数器
此模块是秒计数，实现记录六十循环计数功能。
四、校时电路

图11 校分 图12 校时
此模块是分钟校时系统，校时的方法是给被校时的计时电路引入一个超出常规计时多倍的快速脉冲信号，从而使计时电路快速到达标准时间。将秒信号分别引入到时和分的脉冲输入端以便快速校准时和分。
实际的数字钟表电路由于秒信号的精确性不可能做到完全（绝对）准确无误，加之电路中其它原因，数字钟总会产生走时误差的现象。因此，电路中就应该有校准时间功能的电路。
图11中单刀双掷开关S向左，SR锁存器左边输出1，与秒进位信号经两级与非门，输出的依然是秒进位信号，实现正常计时。扳向右时SR锁存器右边输出1，与秒脉冲信号经两级与非门，输出的是秒脉冲信号，实现分的快速校准。
图12中单刀单掷开关A接地时，下边的与非门输出1，与分进位信号再经一与非门，输出y为分进位信号，分进位信号送入时输入端实现正常计时，当A断开时，秒脉冲信号经两级与非门送到时输入端，实现时的快速校准
五、闹钟电路

图13闹钟电路

图 14 闹钟电路
此模块是闹钟系统，用四片74LS85比较器实现的，用小灯泡代替了扬声器，小灯泡亮起说明闹铃开始，灯灭时表示闹铃停止。调节A端接地的情况可实现定时，当计数器计到跟定时相同时，即为比较器中A=B，小灯泡亮起，下一分钟时计数器跟定时变为不同，即为比较器中A<B或A>B,小灯泡同时熄灭，闹铃停止。
六、秒脉冲发生电路

图15 秒脉冲发生电路
此模块是秒脉冲发生电路，用CB555定时器实现的，
由CB555定时器的特性参数可知，当电源取5伏时，在100ma的输出电流下输出电压的典型值为3.3V所以取Vcc=5V可以满足对输出脉冲幅度的要求。
q=(R1+R2)/(R1+2R2)=2/3
得到R1=R2。
T=（R1+2R2）Cln2=1
若取C=10uF,则 3R1Cln2=1
R1=48kOhm
因此取两只47 kOhm的电阻与一个2kOhm的电位器串联，即得到秒脉冲信号。
模块间的关系：
第八模块为电路的核心部分，它为电子钟提供1Hz的秒脉冲，也为校时电路提供1Hz的秒脉冲，进行校时功能。第三模块（秒计数）输出的进位端输到第四模块校分电路，再输入到第二模块（分计数）的CLK输入端，第二模块的进位端输入到第五模块校时电路，再到第一模块（时计数）的CLK，实现数字钟功能。第六模块的B0-B3接到时计数的输出端QA-QD上，A0-A3可以进行调节，实现定时功能，第七模块的B0-B3接到分计数的QA-QD上，A0-A3可以进行调节。例如：想定时5：23闹铃，则将图13中上片A0、A2接5V直流电源，A1、A3接地，下片A0-A3接地；图14中上片A0、A1接地，A2-A3接5V直流电源，下片A1接地，A0、A2、A3接5V直流电源，当时计数器到5点，分计数器到23分时，两个灯泡同时亮起，即闹铃开始，当分计数器走到24分时，比较器变成不等，闹铃自动停止。从而实现了闹铃功能。
五、总电路图
见附图
555计时器为电子钟提供1Hz的秒脉冲，也为校时电路提供1Hz的秒脉冲，进行校时功能。 正常工作时是秒计时，然后进位到分计时，再进位到时计时。单刀双掷开关S向左，实现正常计时。扳向右时，实现分的快速校准。单刀单掷开关A断开时，秒脉冲信号经两级与非门送到时输入端，实现时的快速校准。分进位信号送入时输入端实现正常计时。闹钟系统是小灯泡亮起说明闹铃开始，灯灭时表示闹铃停止。调节A端接地的情况可实现定时，当计数器计到跟定时相同时，即为比较器中A=B，小灯泡亮起，下一分钟时计数器跟定时变为不同，即为比较器中A<B或A>B,小灯泡熄灭，闹铃停止。
仿真电路：
1、仿真校时

图16 校时仿真结果
开关A断开时实现校准小时的功能
2、仿真校分

图17 校分仿真结果
开关S接右时，实现校准分钟的功能
3、仿真定时闹铃

图18 定时闹铃仿真结果
定时为1：01时，闹铃开始，

图19 闹铃停止仿真结果
当1：02时，右侧的灯灭，说明闹铃停止。
此设计是电子闹钟，由555计数器构成秒脉冲发生器，实现走秒功能，然后进位到分，再到时。当表不准时，按下A进行时校时，按下S进行分校时。如果想定时闹铃，则调节四片比较器74LS85的A0-A3端的接地情况。
安装与调试：
        单元电路安装好后，应该先认真进行通电前的检查，通电后，检查每片集成电路的工作电压是否正常（TTL型集成电路电源电压为5±0.25V），这是电路有效工作的基本保证。调试该单元电路直至正常工作。调试可分为静态调试和动态调试两种，一般组合电路应静态调试，时序电路应动态调试。
       统调主电路的方法是将已调试好的若干单元电路连接起来，然后跟踪信号流向，由输入到输出，由简单到复杂，依次测试，直至正常工作。因此时控制电路尚未安装，需人为地给受控电路加以特定信号使其正常工作。
       调试控制电路分为两步：第一步单独调试控制电路本身，施加于控制电路的各个信号可以人为设定为某种状态，直至正常工作。第二步将控制电路与系统主电路中各个功能部件联接起来，进行电路统调。
六、设计总结
做课程设计是为了让我们对平时学习的理论知识与实际操作相结合，在理论和实验教学基础上进一步巩固已学基本理论及应用知识并加以综合提高，学会将知识应用于实际的方法，提高分析和解决问题的能力。
在实验过程中我们曾经遇到过问题。一个是在电路接好之后计数的显示结果不正确,经分析，检察后我们请老师帮我们检察了电路，知道了是电路导线坏了，于是改正了错误。
这次设计实现了电子闹钟的电子表功能、校时功能、闹铃功能，但出于能力有限，有些地方设计的还是不够好，比如闹铃系统的定时设计，定时前还得将时间换算成二进制BCD码，再如555计数器秒脉冲误差较大，不如石英晶体振荡器准确。
在做课程设计的过程中，我深深地感受到了自己所学到知识的有限，明白了只学好课本上的知识是不够的，要通过图书馆和互联网等各种渠道来扩充自己的知识。
所有的这些心得会对我以后的学习和工作有帮助作用，感谢老师在实验过程中给我们的谆谆教导，感谢学校给我们提供这次设计机会。

15