触发器和计数器的应用.ppt

一、实验目的,1掌握触发器的逻辑功能及触发特性。2学习计数器的基本结构。3掌握中规模计数器的功能及其应用。,74LS74管脚排列图及逻辑图,二、所用器件型号及管脚排列,74LS112管脚排列与逻辑图,74LS90管脚排列与逻辑图,本实验采用的计数器为TTL的74LS90，是一块二-五-十进制异步计数器，74LS90的功能表如下表所示。当R1=R2=P1=P2=0时，时钟从CP1引入，Q0输出为二进制；时钟从CP2引入，Q3输出为五进制；时钟从CP1引入，而Q0接CP2，即二进制的输出与五进制的输入相连，则Q3、Q2、Q1、Q0输出为十进制（8421BCD码）；时钟从CP2引入，而Q3接CP1，即五进制的输出与二进制的输入相连，则Q0、Q3、Q2、Q1输出为十进制（5421BCD码）。,三、实验原理,要构成任意进制计数可利用异步清零端或预置端，如M=7的两种电路，计数状态不一样，输出波形占空比不同，见下图。如果计数模值超过10，就需要多块集成电路构成。,三、实验内容,1）异步端SD、RD的功能测试 在双D触发器74LS74中选定一个D触发器，将它的CP及D端置为任意状态，SD和RD接逻辑开关，Q和Q接指示灯，按表6-3改变SD或RD，观察指示灯，记录结果。 2）逻辑功能的测试 在双D触发器74LS74中选定一个D触发器，令它的RD=SD=1，D接逻辑开关，CP接单脉冲源，Q接指示灯，分别使Qn0及Qn1，改变D和CP脉冲，按表64测出Qn1的状态，观察指示灯，记录结果。,1D触发器逻辑功能的测试,2J-K触发器逻辑功能的测试,在双J-K触发器74LS112中选定一个J-K触发器，令它的RD=SD=1，J、K接开关，CP接单脉冲源，Q接指示灯，先使Qn0（使用RD端使触发器置“0”），再按表65改变J、K及CP，观察指示灯，记录结果，再使Qn=1，同样按表65改变J、K及CP，观察指示灯，记录结果。,3用74LS90实现计数,（1）CP1接实验箱上的单脉冲信号，或接f=12Hz的连续脉冲，CP2接Q0，RD=PD=0，输出Q3、Q2、Q1、Q0先接指示灯显示，再接实验箱上的数码显示输入D、C、B、A，记录两种显示结果。 （2） CP2接实验箱上的时钟信号，CP1接Q3，RD=PD=0，输出Q0、Q3、Q2、Q1接指示灯显示，记录显示结果。 （3）用74LS90实现M=6的计数，记录显示结果 。,4用74LS90实现9分频、11分频、15分频,计数器CP接实验箱上的时钟信号，取f=1KHz左右，并接双踪示波器的一个输入端口，计数器输出接双踪示波器的另一个输入端口，观察CP与各Q端的波形，记录显示的波形。为使观察波形稳定，应注意选用合适的内或外同步信号，并调整扫描速度，以便能观察到完整的分频波形。,谢谢各位的聆听,