2024年北邮数字逻辑期中试题及参考答案.doc

北京邮电大学
《数字电路与逻辑设计》期中考试试题
.4.11
班级 姓名 班内序号
题号
一
二
三
四
五
六
七
八
总成绩
分数
20
12
10
10
10
20
10
8

得分

注意：所有答案（包括选择题和计算题）一律写在试卷纸上，假如卷面位置不够，请写在试卷的背后，否则不计成绩。
一、（每题1分，共20分）判断（填√或×）、单项选择题
（请先在本试卷上答题之后，将所有答案汇总到本题末尾的表格中。）
1．ECL逻辑门与TTL门相比，重要优点是抗干扰能力强。（ ╳ ）
2．CMOS门电路在使用时允许输入端悬空，并且悬空的输入端相称于输入逻辑“1”。( ╳ )
3.若对4位二进制码(B3B2B1B0)进行奇校验编码，则校验位C= B3ÅB2ÅB1ÅB0Å1。（ √ ）
4.依照表1-1，用CMOS4000系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电平匹配不存在问题（ √ ）
5. 依照表1-1，用CMOS4000系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电流驱动能力不存在问题（ ╳ ）
表1-1常用的TTL和CMOS门的经典参数

6．当初，必有两个最小项之和。（╳）
7. CMOS门电路的静态功耗很低，但在输入信号动态转换时会有较大的电流，工作频率越高，静态功耗越大。（╳）
8. 逻辑函数的体现式是不唯一的，但其标准的最小项之和的体现式是唯一的。（√）
9．用数据分派器加上门电路能够实现任意的逻辑函数。（ √ ）
10.格雷BCD码具备单位距离特性（任意两个相邻的编码之间仅有一位不一样）且是无权代码。（√）
11．有关函数，下列说法中正确的有 B 。
A. 不存在冒险；
B. 存在静态逻辑冒险，需要加冗余项和进行消除；
C. 存在静态功效冒险，需要加冗余项和进行消除；
D. 当输入ABCD从 0001→0100变化时存在静态逻辑冒险。
12.逻辑函数F=A⊕B和G=A⊙B满足关系  D   。 
A. B. C. D.
13.若逻辑函数,,则 A 。
A. B.1 C. D.
14.若干个具备三态输出的电路输出端接到一点工作时，必须确保  B   。 
A.任何时刻最多只能有一个电路处在高阻态，其他应处在工作态。
B.任何时刻最多只能有一个电路处在工作态，其他应处在高阻态。
C.任何时刻最少有一个电路处在高阻态，其他应处在工作态。
D.任何时刻最少有一个电路处在工作态，其他应处在高阻态。
15．能够用来传输连续变化的模拟信号的电路是 D 。
A. 三态输出的门电路。； B. 漏极开路的CMOS门电路；
C. ECL门电路； D. CMOS传输门
16．逻辑体现式的对偶式为 B 。
A． B.
C. D.
17．下列说法中正确的是 D 。
A．三态门的输出端能够直接并联，实现线或逻辑功效。
B. OC门的输出端能够直接并联，实现线或逻辑功效。
C．OD门的输出端能够直接并联，实现线或逻辑功效。
D．ECL门的输出端能够直接并联，实现线或逻辑功效。
18．某集成电路芯片，查手册知其最大输出低电平UOLmax=0.5V，最大输入低电平UILmax=0.8V，最小输出高电平UOHmin=2.7V，最小输入高电平UIHmin=2.0V，则其低电平噪声容限UNL和高电平噪声容限UNH分别是 C 。
A. 1.5V、2.2V B.2.2V、1.2V C. 0.3V、0.7V D.1.9V、1.5V
19．下列说法中不属于组合电路的特点的是 C 。
A. 组合电路由逻辑门组成；
B. 组合电路不含记忆存储单元；
C. 组合电路的输出到输入有反馈回路；
D.任何时刻组合电路的输出只与当初的输入有关，而与电途经去的输入无关。
20．在图1-1的CMOS门电路中，输出为高电平的有 D 。

A. B. C. D.
图1-1
答案汇总：
1
2
3
4
5
6
7
8
9
10
╳
╳
√
√
╳
╳
╳
√
√
√
11
12
13
14
15
16
17
18
19
20
B
D
A
B
D
B
D
C
C
D

二、（共12分）器件的内部电路如图2-1所示，A，B为输入，F为输出。（1），写出L、M、N、O、F点与输入A、B间的相对逻辑关系体现式。（2），画出该器件的符号。
解：
（1）L=AB M=CD

（10分）
图2-1
（2）
（2分）

三、（10分) 请用最少的或非门设计一个检出8421BCD码能被4整除的逻辑电路（输入变量为ABCD，且提供反变量）：
（1）依照功效需求完成表3-1真值表的填写；
（2）并写出该函数的标准与或体现式（使用；形式）；
（3）将真值表填入图3-1的卡诺图，并用卡诺图法简化为最简或与式；
（4）用或非门实现该函数，画出逻辑图。
表3-1
输入
A B C D
输出
F

图3-1
解：真值表（2分）
输入
ABCD
输出
F
0000
1
0001
0
0010
0
0011
0
0100
1
0101
0
0110
0
0111
0
1000
1
1001
0
1010
╳
1011
╳
1100
╳
1101
╳
1110
╳
1111
╳
（2分）
（2分）
（2分）
（2分）
四、（10分）请用代数法化简函数为最简与或体现式，画出实现此逻辑函数的最简CMOS电路。
解：

（化简8分，图2分）

五、（10分）TTL门组成的电路如图5-1所示，请给电阻RL选择适宜的阻值。已知OC门输出管截止时的漏电流为IOH=200μA，OC门输出管导通时允许的最大负载电流为IOLmax=16mA；负载门的低电平输入电流为IIL=1mA，高电平输入电流为IIH=40μA， VCC′=5V，要求OC门的输出高电平VOH≥3.0V，输出低电平VOL≤0.4V 。
解：

n=2 m=7 m′=4
图5-1
（5分/个）

六、（20分）求函数F=（A+B）（B+C）（A+C）的标准与或体现式，并分别用译码器74LS138（输出低电平有效，功效表见6-1）、数据选择器75LS153（功效表见6-2）、数据分派器74LS155（功效表见6-3）和最少的门电路实现此函数（输入不提供反变量，在图6-1所给的符号图上完成) 。

表6-1 74LS138功效表 表6-2 74LS153功效表

表6-3 74LS155功效表

图6-1

解：
F=（A+B）（B+C）（A+C）
=
=∑m（3，5，6，7）（2分）

（18分）

七、（10分）逻辑函数。已知该函数的约束条件为， （1）将逻辑函数及约束条件填入图7-1，利用卡诺图将函数化简为最简与或体现式；（2）将逻辑函数及约束条件填入图7-2，利用卡诺图简化为最简与或非体现式。

图7-1 图7-2
解：
（1）
（2分）
（3分）
（2）
（2分）
（3分）

八、（8分）由四位数码比较器7485(功效表见表8-1)和四位加法器74283组成的电路如图8-1所示，若输入为2421BCD码，（1）在真值表8-2中完成输出的填写；（2）阐明该电路完成什么编码的转换。
表8-1 7485的功效表

表8-2
十进制数
2421BCD码
I3I2I1I0
8421BCD码
Y3Y2Y1Y0
0
0000

1
0001

2
0010

3
0011

4
0100

5
1011

6
1100

7
1101

8
1110

9
1111

图8-1
解：
（1）（5分）
十进制数
2421BCD码
I3I2I1I0
8421BCD码
Y3Y2Y1Y0
0
0000
0000
1
0001
0001
2
0010
0010
3
0011
0011
4
0100
0100
5
1011
0101
6
1100
0110
7
1101
0111
8
1110
1000
9
1111
1001

（2）2421BCD----8421BCD（3分）