DA转换器分段电流舵高速时钟共源共栅电流源CMOS硕士论文.doc

16位高速分段电流舵CMOS D/A转换器设计

【摘要】 高速高分辨率CMOS D/A转换器是软件无线电SOC芯片的最核心IP核之一,也是现代移动通信、宽带成像雷达和现代无线网络等系统的关键部件,具有非常重要的地位和作用。D/A转换器的速度和分辨率是决定移动通信和软件无线电等系统性能的核心技术指标,移动通信和软件无线电应用急需高速(大于500MHz)高分辨率(大于12位)D/A转换器。高速高分辨率CMOS D/A转换器技术是超大规模集成电路技术的重要前沿和关键难点,是制约现代无线通信、软件无线电和雷达系统的关键瓶颈器件,我国移动通信、雷达和无线网络系统的发展,急需开展高速高分辨率数据转换器关键技术的研究和芯片开发。本文基于SMIC 0.18μm 1P6M标准CMOS工艺,实现了一种16位高速分段电流舵数模转换器,其中采样时钟频率为1GHz。16位1GHz数模转换器采用6-5-5的分段结构,其中高6位和中5位为温度计编码,低5位为二进制编码。电流源采用共源共栅结构以提高其输出阻抗,并通过基准电流来获得精确的电流值;提出了低摆幅低交叉点电流开关驱动电路,有效抑制输出Glitch现象的发生;采用了电流源阵列熔丝型校准电路,保证了电流单元的匹配性。1... 更多还原
【Abstract】 High-speed, high-resolution CMOS D/A converter, being the most important part of software radio SOC chip IP core is a key component of modern mobile communications, broadband imaging radar systems and modern wireless networks. It makes a very important positon and role on the domain above. The speed and the resolution of the D/A converter are the most important parameters to determine the performance of mobile communications and software radio systems. High-speed(more than 500MHz) and high-resol... 更多还原
【关键词】 D/A转换器； 分段电流舵； 高速时钟； 共源共栅电流源； CMOS；
【Key words】 D/A Converter； Segmented Current-Steering； High-Speed Clock； Cascode Current Source； CMOS；
摘要 3-4
Abstract 4
第一章 绪论 7-11
1.1 数模转换器国内外发展现状 7-8
1.2 数模转换器发展趋势 8
1.3 本论文的主要内容 8-11
第二章 D/A转换器基本原理及常见结构 11-25
2.1 D/A转换器的基本原理 11-12
2.2 D/A转换器的性能参数 12-18
2.2.1 静态特性参数 12-15
2.2.2 动态特性参数 15-18
2.2.3 D/A转换器特性参数的影响因素 18
2.3 D/A转换器的分类和常用结构 18-24
2.3.1 D/A转换器的分类 18-19
2.3.2 D/A转换器的常用结构 19-24
2.4 本章小结 24-25
第三章 D/A转换器的总体结构及模块设计 25-45
3.1 D/A转换器的系统结构 25
3.2 D/A转换器的模块设计 25-43
3.2.1 数字译码电路设计 25-29
3.2.2 低摆幅低交叉点电路设计 29-30
3.2.3 电流源与电流开关 30-35
3.2.4 基准电流设计 35-40
3.2.5 电流源校准及电路设计 40-43
3.3 本章小结 43-45
第四章 模块电路的仿真和版图设计 45-55
4.1 电流源的仿真和版图布局 45-47
4.1.1 电流源的仿真 45-46
4.1.2 电流源的版图设计 46-47
4.2 运算放大器仿真和版图设计 47-51
4.2.1 运算放大器的幅频特性仿真 47-48
4.2.2 运算放大器的建立时间仿真 48-49
4.2.3 运算放大器的失调电压仿真 49-50
4.2.4 运算放大器的版图设计 50-51
4.3 带隙基准电压电路仿真和版图设计 51-53
4.3.1 带隙基准电压电路仿真 51-52
4.3.2 带隙基准电压电路版图设计 52-53
4.4 金属熔丝单元版图设计 53-54
4.5 本章小结 54-55
第五章 整体电路仿真和版图布局 55-67
5.1 DAC整体仿真 55-63
5.1.1 基本功能仿真 56
5.1.2 单调性仿真 56-57
5.1.3 DAC无杂波动态范围（SFDR）仿真 57-61
5.1.4 DAC的INL和DNL仿真 61
5.1.5 DAC建立时间的仿真 61-62
5.1.6 DAC功耗的仿真 62-63
5.2 DAC总体版图布局 63-65
5.2.1 DAC整体版图 63-64
5.2.2 DAC版图验证和后仿真 64-65
5.3 本章小结 65-67
第六章 总结与展望 67-69
致谢 69-71
参考文献