尹其畅 555第13~15讲正式内容.docx

长安大学考研813电子技术基础命题规律分析及复习要点精讲主讲人：尹其畅老师第五章 综合一 逻辑门电路二 半导体存储器 三 脉冲波形的产生与变换1、本章考情分析本章综合部分首先介绍了逻辑门电路，重点讲述了三态门的三种状态和T1000序列的TTL门电路；简要讨论了半导体存储器的基本概念。最后介绍555的基本概念和应用。在历年考研中逻辑门电路只考填空选择，不考大题，也不会考大题；半导体存储器没有出现题，考的可能虽说不大，但还是要注意一下，容易出小题；555在2009年中考了一道小题，大题是每年都有。2、本章框架结构本章首先介绍了逻辑门，然后介绍了半导体存储器，最后介绍555，这三点都是重点，我们要好好学习。3、本章考点预测在逻辑门这一章出小题，可能还会走老路，如三态门，半导体这一章有可能出概念题，555这一章是重点，但是这一章有对策。4、本章要点精讲要点一：逻辑门电路的概述数字电路中，用来实现各种逻辑运算的电子电路，称作逻辑门电路。数字系统中常用高、低电平分别表示二值逻辑(只具有两种取值的逻辑关系)的1和0。获得高、低电平的基本方法如图所示。要点二：三态门（TSL门）一，三态门三态门有三种输出状态：输出高电平、低电平、高阻状态(也称为禁止状态、开路状态)。EN是使能端，图B是高电平时能，当EN=1,时，三态门打开，相当于一个与非门，则输出相当于一个两变量输入的与非门。当EN=0时，三态门关闭，输出端是高阻态。二，逻辑表示方法如果逻辑1用高电平表示，逻辑0用低电平表示，称为用正逻辑方法描述；反之，则称为用负逻辑方法描述。用来描述1和0这两种逻辑状态的高、低电平均允许有一定的变化范围，在正常变化范围内的高、低电平均可以正确的描述各自代表的逻辑状态。三 衡量门电路的性能指标1.传输延迟时间（Transmission Delay Time）2.功耗（Power Dissipation）3.逻辑电平（Logic Level）4.阈值电压（Threshold Voltage）5.噪声容限（Noise Margin）6.扇入（FanIn），扇出(FanOut)7.工作温度范围（Operating Temperature Range）要点三：TTL门电路使用注意事项1电源和地电源的变化范围应控制在VCC(5V)的10%以内；对要求严格的电源，应控制在VCC的0.25%变化范围内。要注意消除动态尖峰电流。尖峰电流会干扰门电路的正常工作，严重时造成逻辑错误。降低尖峰电流应注意布线时尽量减小分布电容，并降低电源内阻。同时，为了保证系统正常工作，必须保证电路接地的良好性。2电路外引线端的连接(1)正确辨别电路的电源端和接地端，不能接反。(2)各输入端不能直接与高于5.5V或低于-0.5V的低内阻电源连接。(3)输出端应通过电阻与低内阻电源连接。(4)输出端接有较大容性负载时，应串入电阻。(5)除具有OC和三态结构的电路之外，不允许电路输出端并联使用3多余输入端的处理门电路的输入负载特性：在与非门电路输入端接入较大电阻(此处Ri1.4k)，相当于在该输入端接入高电平。所以，TTL门电路输入端对地悬空，相当于接高电平。1 TTL与门(与非门) 的多余输入端可悬空处理，相当于接高电平输入2 TTL门(或非门) 的多余输入端不能悬空，应采取直接接地的办法3 以上各门电路多余输入端也可以采取与其他输入端并联使用的办法 4 与或非门存在多余“与”组，则多余“与”组中至少有一个输入端接“0”。 要点四：逻辑门习题1 为什么说TTL与非门输入端在以下三种接法时，在逻辑上都属于输入为1？（1）输入端悬空；（2）输入端接高于2V的电源；（3）输入端接同类与非门的输出高电平3.6V。解：回答上述问题也可以有3种途径，即结合具体电路在所给条件下分析其输入输出关系、利用电压传输特性或者利用与非门的主要参数进行分析。（1）输入端悬空：输入端悬空可以看作是输入端所接电阻R无穷大，由输入负载特性得输入端电压1.4V，此时UB12.1V，T2、T3饱和导通，由与非门的逻辑功能知只有输入全部为高电平时，T2、T3饱和导通，所以输入为1。（2）由TTL与非门的电压传输特性可见：当输入端接高于2V的电源或者接同类与非门的输出高电压3.6 V时，输出低电平即逻辑0，此时输入一定是逻辑1。（3）输入端通过10k电阻接地时，UR3.1V。由TTL与非门的主要技术参数可知：UIH（min）2V，可见UR UIH（min），所以输入为高电平，即逻辑1。2 指出图2中各门电路的输出是什么状态（高电平、低电平或高阻态）。假定它们都是T1000系列的TTL门电路。图2解：在图a中，三个输入端都相当于高电平，即逻辑1，由与非门的功能可知，其输出为低电平。在图b中，输入端接10k电阻相当于高电平，即逻辑1，由或门的功能可知，其输出为高电平。在图c中，输入端接51电阻相当于低电平，即逻辑0，由与非门的功能可知，其输出为高电平。在图d中，输入端接10k电阻相当于高电平，即逻辑1，由或非门的功能可知，其输出为低电平。在图e中，EN=0，三态门电路处于禁止工作状态，其输出为高阻态。在图f中，2个输入端分别为高电平和低电平，由异或门的功能可知，其输出为高电平。要点五：半导体半导体存储器是能够存储大量二值信息的半导体器件，具有容量大、存取速度快、耗电低、体积小、使用寿命长等优点而被广泛应用。根据存取功能的不同，半导体存储器可分为只读存储器 简称ROM）和随机存储器 简称RAM）。根据制造工艺的不同，存储器分为双极型和MOS型。 衡量存储器性能的指标包括存储容量和存取时间。存储容量一般用存储的字数和每个字所含位数的乘积表示；存取时间反映存储器工作速度的快慢。一 只读存储器ROM只读存储器的特点是只能读出、不能写入。ROM分为掩模ROM（可编程ROM（简称PROM）、可擦除的可编程ROM（简称EPROM）。1.掩模ROM2.可编程ROM3 可擦除的可编程ROM二 随机存储器RAM随机存储器也称为随机读/写存储器，工作时可以随时从指定地址读出数据、或将数据写入指定存储单元中。读写方便、使用灵活。但一旦掉电，存储的数据将丢失。RAM可以分为静态RAM（SRAM）和动态RAM（DRAM）。SRAM由存储矩阵、地址译码器、读/写控制电路组成。 三:存储器容量的扩展（1）位扩展将4片1024（210）1位的RAM连接，组成10244位的RAM。 （2）字扩展一片RAM的容量是256（28）8位，需要1024（210）8位的容量时，需将4片RAM连接。 要点六：脉冲波形的产生和变换数字电路中的信号大多数是矩形脉冲信号。将在较短时间间隔内作用于电路的电压或电流信号，称为脉冲信号。这个时间间隔可以和电路过渡过程持续时间（35）相比拟。数字电路中常见的脉冲信号波形 如下 上图中所示的矩形脉冲信号波形是理想的，即波形的上升沿与下降沿均是跳变的且波形幅度保持不变，一直保持幅度为。而实际的矩形脉冲信号波形无理想跳变、顶部也不平坦。 具体波形如下为衡量实际矩形脉冲信号的优劣，经常使用以下参数对其进行描述。描述矩形脉冲特性的主要参数T 脉冲周期( f )。Vm 脉冲电压最大变化幅度。tw 脉冲宽度。tr 上升时间。tf 下降时间。q 占空比，脉冲宽度与脉冲周期的比值即：q = tw / T与产生模拟信号要用模拟振荡器一样，产生脉冲信号要用脉冲振荡器。 脉冲波形变换则包括脉冲宽度、幅度、相位及上升和下降时间等等的改变，通过变换，使这些特性符合要求。获取脉冲信号的方法通常有两种： 直接产生； 将其它非脉冲信号经过整形变换电路变为脉冲信号。数字电路中，获得矩形脉冲信号的方法主要有两种：一种是利用各种形式的多谐振荡电路，直接产生所需要的周期性矩形脉冲信号；另一种是利用脉冲信号的变换电路，将现有的脉冲信号变换成所需要的矩形脉冲信号。在这种方法中，电路本身不产生脉冲信号，而仅仅起脉冲波形的变换作用。 要点七： 555定时器555定时器电路是一种用途广泛的数-模混合中规模集成电路。只需外接几个阻容元件,就可以方便地构成各种不同用途的脉冲电路,如多谐振荡器、单稳态触发器以及施密特触发器等。流行产品:TTL：555，556（含有两个555）；CMOS：7555，7556（含有两个7555），755 （含有三个7555）。 555定时电路有TTL集成定时电路和CMOS集成定时电路,它们的逻辑功能与外引线排列都完全相同。555电路的逻辑图、外引线功能图、内部等效电路图如一 555电路主要由以下几部分构成：1.一个RS触发器2.两个电压比较电路电压比较器的功能：v+ v-，vO=1v+2/3Vcc时，放电管VT导通，触发器置0，输出变为低电平，电路进入第二暂稳态。此时，电容C开始通过电阻R2和导通的放电管VT放电，vc下降，当Vcf0时，石英晶体呈现感性阻抗；ff0时，石英晶体呈现容性阻抗。石英晶体具有很好的选频特性，另外它具有一个极为稳定的串联谐振频率： f0 fs （晶体的标称频率）。石英晶体的选频特性极好，f0十分稳定，其稳定度可达10-1010-11。石英晶体振荡器的优点是频率稳定度非常高，一般用于高精度时基的数字系统中。要点十.用555定时器组成单稳态触发器一单稳态触发器的概念1. 电路组成及工作原理2. 单稳态触发器是具有一个稳态的触发器。它具有两种状态：一个稳态和一个暂稳态。 3. 电路暂稳态持续时间的长短，与外加触发脉冲信号的宽度没有关系，仅取决于电路本身定时元件的参数值。 4. 单稳态触发器可以由分立元件构成；也可以通过门电路和RC元件构成；或通过集成单稳态电路外接RC元件来实现；也可以使用555定时器 电路构成单稳态触发器。其中，RC元件组成的电路部分称为定时电路，由电容的充放电时间决定单稳态触发器暂稳态持续时间的长短。5. 根据RC电路连接方式的不同，单稳态电路分为微分型单稳和积分型单稳。6. 若根据电路及工作状态的不同，单稳态电路又分为非可重触发电路和可重触发电路两种。二单稳态触发器的原理和框图用555定时器接成的单稳态触发器（1）无触发信号输入时电路工作在稳定状态当vI=1时，电路工作在稳定状态，即vO=0，vC=0。（2）vI下降沿触发当vI下降沿到达时，vO由0跳变为1，电路由稳态转入暂稳态。（3）暂稳态的维持时间在暂稳态期间，三极管T截止，VCC经R向C充电。时间常数1=RC，vC由0V开始增大，在vC上升到2/3VCC之前，电路保持暂稳态不变。（4）自动返回（暂稳态结束）时间当vC上升至2/3VCC时，vO由1跳变0，三极管T由截止转为饱和导通，电容C经T迅速放电，电压vC迅速降至0V，电路由暂稳态重新转入稳态。（5）恢复过程当暂稳态结束后，电容C通过饱和导通的放电三极管 T放电，时间常数 2=RCESC，经过（35）2后，电容C放电完毕，恢复过程结束。单稳态触发器的作用：在一个输入触发脉冲作用下，输出端能输出一个一定宽度的脉冲，其脉冲宽度tw取决于电路内部的参数R、C，而它的周期由外加脉冲信号控制。3.参数计算：1）输出脉宽tw 暂稳态维持时间 tw =1.1RC在定时电路中，为了调整tw ，通常以改变电容 C 作为粗调，改变R 作为细调。2）脉冲输出周期TO TO= TI（输出脉冲=输入脉冲）3）分辨时间 td 和最高触发脉冲频率fmaxtd触发脉冲最小触发周期td = tw + tre fmax=1/ td 其中tre =(35)RdC触发脉冲周期TI 应大于输出脉宽周期tw问：若出现TI td，会出现什么情况？答： tw不定。当电路进入恢复阶段后，若恢复过程尚未完成又出现新的输入信号，此时，电路虽仍会触发而输出脉冲，但由于触发前电容上的电压尚未达到稳定值，因而会使输出脉冲宽度发生改变，最终导致脉宽不稳，这种现象称为“脉宽抖动”，应避免。三 集成单稳态触发器集成单稳态触发器具有温度特性好、抗干扰能力强、电源稳定性好、输出脉宽调节范围大、外围元件少等优点。集成单稳态触发器分为两大类：可重触发单稳电路和不可重触发单稳电路。 1.电路介绍74121是一种典型的TTL集成不可重触发单稳态触发器 五 单稳态电路的应用1.脉冲信号整形2.脉冲信号延时3.脉冲信号定时六 单稳态触发器用途:用作整形、延时和定时它的突出特点是: 输出端只有一个稳定状态, 另一个状态则是暂稳态.一般情况下处于稳态，加入触发信号后,它可以由稳定状态翻转成暂稳态,在暂稳态经过一定时间以后,它又会自动返回原来的稳态。在暂稳态维持的时间由电路参数决定，与触发脉冲无关。要点十一： 施密特触发器（Schmitt trigger）1 555电路构成施密特触发器工作过程电路接通电源后，由于TH 2/3Vcc ，TR1/3Vcc，放电管VT截止，触发器置1，电路输出高电平。随着输入电压vi的上升，当输入电压在1/3Vccvi2/3Vcc时，VT导通，触发器置0，电路输出变为低电平，状态发生翻转。随着输入电压的变化，在其由高电平向下变化的过程中，当1/3VccVi2/3Vcc时，电路维持原态，仍然输出低电平。随输入电压下降，当vi 2/3Vcc时，会引起电路状态的变化，将此时的输入电压称为上限触发电平，用Vt+表示(也可以称为正向阈值电压或高电平阈值电压)。所以，该电路的Vt+=2/3Vcc。输入电压由高电平向低电平变化的过程中，vi 2/3Vcc，电路状态并不发生变化，只有当vi 1/3Vcc时，电路的状态才会再次发生变化。将此时的输入电压称为下限触发电平，用Vt-表示(也可以称为负向阈值电压或低电平阈值电压)。所以，该电路的Vt-=1/3Vcc.可见，对施密特触发器电路而言，上限触发电平不等于下限触发电平，即导致电路状态发生变化的输入信号的值大小不相等。2 集成施密特触发器施密特触发器应用比较广泛，在数字集成电路中，多种产品带有施密特触发器。下图为带施密特触发器的四2输入与非门电路74LS132。5施密特触发器的应用1.波形变换2.波形整形3.信号鉴幅4.构成单稳态触发器本章小结1多谐振荡器是一种自激振荡电路，不需要外加输入信号，就可以自动地产生出矩形脉冲。用555定时器可以组成多谐振荡器，用石英晶体也定时器可以组成多谐振荡器。石英晶体振荡器的特点是fo的稳定性极好。2施密特触发器和单稳态触发器，虽然不能自动地产生矩形脉冲，但却可以把其它形状的信号变换成为矩形波，为数字系统提供标准的脉冲信号。3555定时器是一种用途很广的集成电路，除了能组成施密特触发器、单稳态触发器和多谐振荡器以外，还可以接成各种灵活多变的应用电路。4除了555定时器外，目前还有556（双定时器）和558（四定时器）数字电子技术基础总复习要点一、 填空题 第一章1、 变化规律在时间上和数量上都是离散是信号称为数字信号。2、 变化规律在时间或数值上是连续的信号称为模拟信号。3、 不同数制间的转换。4、 格雷码的最大优点就在于它相邻两个代码之间只有一位发生变化。第二章1、 逻辑代数的基本运算有与、或、非三种。2、 只有决定事物结果的全部条件同时具备时，结果才发生。这种因果关系称为逻辑与，或称逻辑相乘。3、 在决定事物结果的诸条件中只要有任何一个满足，结果就会发生。这种因果关系称为逻辑或，也称逻辑相加。4、 只要条件具备了，结果便不会发生；而条件不具备时，结果一定发生。这种因果关系称为逻辑非，也称逻辑求反。5、 逻辑代数的基本运算有重叠律、互补律、结合律、分配律、反演律、还原律等。举例说明。6、 对偶表达式的书写。7、 逻辑该函数的表示方法有：真值表、逻辑函数式、逻辑图、波形图、卡诺图、硬件描述语言等。8、 在n变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。9、 n变量的最小项应有2n个。10、 最小项的重要性质有：在输入变量的任何取值下必有一个最小项，而且仅有一个最小项的值为1；全体最小项之和为1；任意两个最小项的乘积为0；具有相邻性的两个最小项之和可以合并成一项并消去一对因子。11、 若两个最小项只有一个因子不同，则称这两个最小项具有相邻性。12、 逻辑函数形式之间的变换。（与或式与非式或非式-与或非式等）13、 化简逻辑函数常用的方法有：公式化简法、卡诺图化简法、Q-M法等。14、 公式化简法经常使用的方法有：并项法、吸收法、消项法、消因子法、配项法等。15、 卡诺图化简法的步骤有：将函数化为最小项之和的形式；画出表示该逻辑函数的卡诺图；找出可以合并的最小项；选取化简后的乘积项。16、 卡诺图法化简逻辑函数选取化简后的乘积项的选取原则是：乘积项应包含函数式中所有的最小项；所用的乘积项数目最少；每个乘积项包含的因子最少。第三章1、 用以实现基本逻辑运算和复合逻辑运算的单元电路称为门电路。2、 CMOS电路在使用时应注意以下几点：输入电路要采用静电防护；输入电路要采取过流保护；电路锁定效应的防护。3、 COMS电路的静电防护应注意以下几点：采用金属屏蔽层包装；无静电操作；不用的输入端不能悬空。4、 CMOS电路的输入电路过流保护措施有：信号源内阻太低时，在输入端与信号源之间串接保护电阻；输入端接有大电容时，在输入端与电容之间接入保护电阻；输入端接长线时，在门电路的输入端接入保护电阻。5、 目前，应用最广泛的集成门电路有CMOS和TTL两大类。6、 集成门电路的外特性包含两个内容：逻辑功能，即输入输出之间的逻辑关系；外部的电气特性，包括电压传输特性、输入特性、输出特性和动态特性等。第四章1、 根据逻辑功能的不同特点，可以将数字电路分成两大类，一类称为组合逻辑电路，另一类称为时序逻辑电路。2、 组合逻辑电路在逻辑功能上的共同特点是：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。3、 组合逻辑电路在电路结构上的特点是：只包含门电路，而没有存储（记忆）单元。4、 组合逻辑电路的分析步骤为：根据逻辑图，逐级写出输入输入关系的逻辑函数表达式；利用公式法或卡诺图法化简逻辑函数；将逻辑函数式转换为真值表的形式；判明逻辑电路的逻辑功能。5、 设计组合逻辑电路，就是根据给定的实际逻辑问题，求出实现这一逻辑功能的最简逻辑电路。所谓最简就是指：电路所用的器件数最少、器件的种类最少、而且器件间的连线也最少。6、 组合逻辑电路的设计步骤为：进行逻辑抽象，列真值表；将真值表转换为逻辑函数表达式，并加以化简；选定器件类型；将逻辑函数变换为适当的形式；画逻辑电路图；工艺设计。7、 常用的组合逻辑电路包括编码器、译码器、数据选择器、数值比较器、加法器、函数发生器、奇偶校验器、奇偶发生器等8、 门电路的两个输入信号同时向相反的逻辑电平跳变的现象称为竞争。有竞争现象时不一定都会产生尖峰脉冲。9、 由于竞争而在电路输出端可能产生尖峰脉冲的现象就称为竞争-冒险。10、 消除竞争-冒险现象的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。第五章1、 能够存储1位二值信号的基本单元电路统称为触发器。2、 触发器必须具备以下两个基本特点：具有两个能自行保持的稳定状态；在触发信号的操作下，根据不同的输入信号可以置1或0状态。3、 由于电路结构形式的不同，触发信号的触发方式分为：电平触发、脉冲触发、边沿触发三种。4、 根据触发器逻辑功能的不同，触发器分为：SR触发器、JK触发器、D触发器、T触发器等。5、 电平触发方式的特点是：只有当CLK变为有效电平时，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应的状态；在CLK=1的全部时间里，S和R状态的变化都可能引起输出状态的改变。6、 脉冲触发方式的特点是：触发器的翻转分两步动作。第一步，在CLK=1期间主触发器接收输入信号，从触发器不动；第二步，CLK边沿到来时从触发器按照主触发器的状态翻转；在CLK=1的全部时间里输入信号都将对主触发器起控制作用。7、 SR触发器的特性表为：（00维持、01置0、10置1、11不定）。8、 SR触发器的特性方程为：Q*=S+RQ,SR=09、 SR触发器的状态转换图为：10、 JK触发器的特性表为：（00维持、01置0、10置1、11翻转）。11、 JK触发器的特性方程为：Q*=JQ+KQ。12、 JK触发器的状态转换图为：13、 T触发器的特性表为：（0维持、1翻转）。14、 T触发器的特性方程为：Q*=TQ+TQ。15、 T触发器的状态转换图为：16、 D触发器的特性表为：（0置0、1置1）。17、 D触发器的特性方程为：Q*=D。18、 D触发器的状态转换图为：第六章1、 任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态。具备这种逻辑功能特点的电路称为时序逻辑电路。2、 时序电路在电路结构上有两个显著的特点：第一，时序电路通常包含组合电路和存储电路两个组成部分，而存储电路是必不可少的；第二，存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合逻辑电路的输出。3、 时序电路中有分同步时序电路和异步时序电路。在同步时序电路中，所有触发器状态的变化都是在同一时钟信号操作下同时发生的。而在异步时序电路中，触发器状态的变化不是同时发生的。4、 时序电路的逻辑功能可以用输出方程、驱动方程和状态方程全面描述。5、 分析同步时序电路一般按如下步骤进行：从给定的逻辑图中写出每个触发器的驱动方程；将得到的这些驱动方程代入相应触发器的特性方程，得出每个触发器的状态方程，从而得到，由这些状态方程组成的整个时序电路的状态方程组；根据逻辑图写出电路的输出方程。二、 综合题（类型）1、 逻辑函数的恒等式证明2、 用卡诺图化简逻辑函数。3、 逻辑图、输出函数表达式、波形图、卡诺图、真值表之间的互换。4、 组合逻辑电路的分析。（也可以是其中某1-2个步骤）5、 组合逻辑电路的设计。（也可以是其中某1-2个步骤）6、 根据输入信号波形图和CLK波形图，画触发器输入波形图。时序逻辑电路的状态转换表与状态转换图的互换。7、 时序逻辑电路的分析。107