IC设计软件介绍.doc

IC设计软件介绍
2008-07-19 13:41
                                                                                                                            福州大学      黄云
                                                                                                                            qq群：65729856
        IC设计工具很多，其中按市场所占份额排行为Cadence、Mentor Graphics和Synopsys。这三家都是ASIC设计领域相当有名的软件供应商。其它公司的软件相对来说使用者较少。中国华大公司也提供ASIC设计软件（熊猫2000）；另外近来出名的Avanti公司，是原来在Cadence的几个华人工程师创立的，他们的设计工具可以全面和Cadence公司的工具相抗衡，非常适用于深亚微米的IC设计。下出按用途对IC设计软件作一些介绍。
（1）设计输入工具 这是任何一种EDA软件必须具备的基本功能。像Cadence的composer,viewlogic的viewdraw,硬件描述语言VHDL、Verilog HDL是主要设计语言，许多设计输 入工具都支持HDL。另外像Active—HDL和其它的设计输入方法，包括原理和状态机输入方法，设计FPGA/CPLD的工具大都可作为IC设计的输入手段，如Xilinx、Altera等公司提供的开发工具，Modelsim FPGA等。
（2）设计仿真工作 我们使用EDA工具的一个最大好处是可以验证设计是否正确，几乎每个公司的EDA 产品都有仿真工具。Verilog—XL、NC—verilog用于Verilog仿真，Leapfrog用于VHDL仿真，Analog Artist用于模拟电路仿真。Viewlogic的仿真器有：viewsim门级电路仿真器，speedwaveVHDL仿真器，VCS—verilog仿真器。Mentor Graphics有其子公司Model Tech 出品的VHDL和Verilog双仿真器：Model Sim。Cadence、Synopsys用的是VSS（VHDL仿真器）。现在的趋势是各大EDA公司都逐渐用HDL仿真器作为电路验证的工具。
（3）综合工具 综合工具可以把HDL变成门级网表。这方面Synopsys工具占有较大的优势，它的Design Compile是作综合的工业标准，它还有另外一个产品叫Behavior Compiler，可以提供更高级的综合。另外最近美国又出了一家软件叫Ambit，说是比Synopsys的软件更有效，可以综合50万门的电路，速度更快。今年初Ambit被Cadence公司收购，为此Cadence放弃了它原来的综合软件Synergy。随着FPGA设计的规模越来越大，各EDA公司又开发了用于FPGA设计的综合软件，比较有名的有：Synopsys的FPGA Express,Cadence的Synplity，Mentor的Leonardo，这三家的FPGA综合软件占了市场的绝大部分。
（4）布局和布线 在IC设计的布局布线工具中，Cadence软件是比较强的，它有很多产品，用于标准单元、门阵列已可实现交互布线。最有名的是Cadence spectra，它原来是用于PCB布线的，后来Cadence把它用来作IC的布线。其主要工具有：Cell3，Silicon Ensemble—标准单元布线器；Gate Ensemble—门阵列布线器；Design Planner—布局工具。其它各EDA软件开发公司也提供各自的布局布线工具。
（5）物理验证工具 物理验证工具包括版图设计工具、版图验证工具、版图提取工具等等。这方面Cadence也是很强的，其Dracula、Virtuso、Vampire等物理工具有很多的使用者。
（6）模拟电路仿真器 前面讲的仿真器主要是针对数字电路的，对于模拟电路的仿真工具，普遍使用SPICE，这是唯一的选择。只不过是选择不同公司的SPICE，像MiceoSim的PSPICE、Meta Soft的HSPICE等等。HSPICE现在被Avanti公司收购了。在众多的SPICE中，最好最准的当数HSPICE，作为IC设计，它的模型最多，仿真的精度也最高。
专业的IC设计工具名称稀奇古怪，五花八门。相同设计环节的工具不同的公司有不同的名称。模拟工具跟数字工具也是基本不相关。下面只介绍数字IC设计工具。
目前主流的有三大EDA工具提供商：Cadence，Synopsys和Mentor公司。你可以到他们网站上浏览。 他们的网站本身就是一个巨大无比的IC设计知识库。但是对于初学者，估计看完了网站可能还是不知道门在哪里。
下面以Synopsys为例，只捡最常用最传统的工具说一下。

RTL综合和测试相关的工具：
仿真工具：VCS
综合工具：Design Compiler
静态时序分析：Prime Time
形式验证：Formality
ATPG工具：TetraMax ATPG, DFT MAX
FPGA综合工具：Synplify Pro

好像没有代码设计输入工具？有的，但是基本上大家常常只使用Vi或者UltraEdit之类的编辑器就够了。