集成运放设计.doc

OTA运算放大器的设计

院系：信息科学技术学院
专业：集成电路工程
姓名：李扬 23120091152677
郑礼炳 23120091152684

OTA运算放大器的设计
根据老师的要求，本例中的运算放大器的设计指标如下：
工作电源电压： 3.3V
直流开环增益: >80dB
增益带宽： >40MHZ
摆率： >40V/us
共模抑制比： >70dB
共模输入范围： 0—2.4V
负载电容CL： 1pF
由于设计的运算放大器的电压增益在80dB以上，并且要求共模输入范围从0V开始，故本设计采用了折叠式共源共栅电路和一个简单放大器级联的结构来设计所需的电路。电路结构如下图所示：

首先计算补偿电容Cc的最小值：
Cc>(2.2/10)(1pf) =0.22pf
在这里我们选定Cc为0.25pf
因为UGB=gm1/Cc，所以
gm1=UGB*Cc=62.8us
而gm12>10gm1，故gm12>628us
我们可以用摆率算出I4和I5
对于第一级放大器 SR1=I4/Cc
对于第二级放大器 SR2=I5/CL
所以
I4>SR1*Cc
I5>SR2*CL
解得
I4>10uA
I5>40uA
我们选取I4=40uA I6=80uA
可以给M0 、M1、M6、M7各分配20uA的电流，由
gm=（2up*Cox*（w/l）*I）1/2
由此我们可以得到W1/L1=W0/L0=2 W12/L12=45
在设计中我们可以安排第一级放大器的增益为60dB，第二级放大器的增益为30dB，而第一级放大器的增益为：
A1=gm1（（gm11r11r09）||（gm7r07r04））=50dB（其中NMOS管沟道调制系数估算为0.1V-1，PMOS管沟道调制系数估算为0.2V-1）从而解得
Gm7=gm11=101us
再由跨导公式gm=（2up*Cox*（w/l）*I）1/2
得
W7/L7=W6/L6=1.4 W11/L11=W10/L10=4.7
假设|VGS-VTH|=120mv,由饱和区电流公式I=1/2(up*Cox*（w/l）*( VGS-VTH)2)得
W2/l2=101 W3/l3=W4/L4=30 W6/l6=60
由M13以及M9和M13的电流比可得
W9/L9=W8/L8=12
在填写各管子宽长比时，考虑到后续版图设计的匹配性，需要对前面的理论计算结果进行一些微调。调整后管子的设计如下所示：
W0/L0=1um/0.5um m=1
W1/L1=1um/0.5um m=1
W2/L2=5um/0.5um m=11
W3/L3=5um/0.5um m=3
W4/L4=5um/0.5um m=3
W5/L5=5um/0.5um m=6
W6/L6=0.75um/0.5um m=1
W7/l7=0.75um/0.5um m=1
W8/l8=1um/0.5um m=5
W9/l9=1um/0.5um m=5
W10/l10=1um/0.5um m=3
W11/l11=1um/0.5um m=3
W12/l12=2.5um/0.5um m=9
如果将零点移动到左半平面，和输出极点相抵消的话，可以增大带宽及相位裕度，但是实际制造中，电阻值很难做到精确，因此实际应用中只是使用一个大电阻将零点移动到左半平面即可，因此在此我们选用电阻值为2kΩ。
各个宽长比得到后，首先采用理想的电压源和电流源对电路进行偏置，然后进行仿真。
（1） 直流仿真，仿真电路图如下图所示：

其中W14/L14=W2/L2=5um/0.5um m=11,W15/L15=W4/L4=5um/0.5um m=3,I0=40uA，Vbias1=2V，Vbias2=1.2V
通过仿真发现M12的漏极电压过高，所以我们加大M10、M11的宽长比以调整M12的漏极电压，这样将M10、M11的宽长比调整为W8/l8=1um/0.5um m=10
W9/l9=1um/0.5um m=10
（2） 偏置电路
直流仿真通过后我们用偏置电路代替理想的电压源，偏置电路如下图所示：

通过调整宽长比，使各个偏置电压与用理想电压源时的偏置电压相等，最后得到的管子宽长比如下所示：
W15/L15=1um/0.5um m=12
W16/L16=0.82um/0.5um m=1
W17/L17=0.82um/0.5um m=1
W18/L18=1.2um/0.5um m=1
W19/L19=1.2um/0.5um m=1
W20/L20=1.2um/0.5um m=1
W21/L21=0.5um/5.8um m=3
W22/L22=0.5um/5.8um m=3
I1=I2=4uA
（3） 交流仿真
用偏置电路代替理想电压源后，对电路进行交流仿真，测量电路的直流增益和相位裕度，仿真电路如下图所示：

仿真结果如下图所示：

带宽与相位裕度都过小了，而且直流增益也小于80dB。通过查看可以发现M0、M1的跨导过小，所以我们应该增大M0、M1的宽长比。同时为了增加相位裕度，我们可以增加电阻r，调整后M0、M1的宽长比为W0/L0=4um/0.5um m=1
W1/L1=4um/0.5um m=1。M10、M11、M6、M7的跨导过小，故对上述的管子进行调整。因为在M7与M3，及M6与M4之间存在一个高频的极点，所以不便增大M6、M7的宽长比，以防增大Cgs7而减小了极点的频率。所以增大M10、M11的宽长比以增大跨导。调整后的宽长比为W10/l10=1um/0.5um m=8，W11/l11=1um/0.5um m=8，同时为了平衡直流工作点，对M8、M9、M12进行了调整，调整后的宽长比为W8/l8=1um/0.5um m=11、W9/l9=1um/0.5um m=11、W12/L12=2.5um/0.5um m=10，调整再次进行交流仿真，仿真结果如下图所示：

直流增益为88dB，相位裕度为60°。

（4） 瞬态时域仿真
衡量一个运算放大器的时域特性主要是观察运放的阶跃响应，包括静态误差、超调亮、是否有振铃等指标。仿真电路如下图所示:

其中所加的单位阶跃激励源如下图所示：

仿真结果如下图所示：

对振铃处放大如下图所示：

然后可以利用calculator中的“slewrate”函数计算摆率，calculator中的“slewrate”函数设置如下图所示：

计算结果如下图所示：

因为我们要换算成V/us，所以要除以106，计算可得摆率为79V/us。
（5）共模输入范围的测量
因为运算放大器通常用于闭环模式，所以这种情况下测量输入共模范围更加敏感，仿真电路图如下图所示;

利用dc仿真中的component parameter对电路进行仿真，仿真条件设置如下图所示:

仿真结果如下图所示：

通过上图我们可以看到在0-2.5V时输出和输入的比值为1，所以这个放大器的共模输入范围大于0-2.5V
（6） CMRR的测量
CMRR是放大器对输入端共模信号的抑制能力，其计算表达式为
CMRR=Avd/Avc
其中Avd为差模增益，Avc为共模增益。实际中我们无需分别测出Avd、Avc，而只需要用如下所示电路图进行测试：

仿真结果如下图所示：

由上图可以看到此放大器的CMRR约为100dB。
（7）生成一个symbol
为了便于在其他电路图中应用此放大器，我们可以将其生成一个symbol，生成的symbol如下图所示：

IBIAS1=IBIAS2=4uA，VDD=3.3V
（8）测量功耗
使用上步生成的symbol对运放的功耗进行测量，测量电路如下图所示：

用V1的电压乘以其电流即可得到运放的功耗，通过计算可以得到，其功耗为548uw。
（9）总结
此运算放大器使用的是CSMC0.35um的CMOS工艺，采用了两级折叠式共源共栅结构，具体的宽长比比如下所示：
W0/L0=4um/0.5um m=1
W1/L1=4um/0.5um m=1
W2/L2=5um/0.5um m=11
W3/L3=5um/0.5um m=3
W4/L4=5um/0.5um m=3
W5/L5=5um/0.5um m=6
W6/L6=0.75um/0.5um m=1
W7/l7=0.75um/0.5um m=1
W8/l8=1um/0.5um m=11
W9/l9=1um/0.5um m=11
W10/l10=1um/0.5um m=8
W11/l11=1um/0.5um m=8
W12/l12=2.5um/0.5um m=10
W15/L15=1um/0.5um m=12
W16/L16=0.82um/0.5um m=1
W17/L17=0.82um/0.5um m=1
W18/L18=1.2um/0.5um m=1
W19/L19=1.2um/0.5um m=1
W20/L20=1.2um/0.5um m=1
W21/L21=0.5um/5.8um m=3
W22/L22=0.5um/5.8um m=3
I1=I2=4uA
电源电压：3.3V
功耗 ：548uw
直流增益：88dB
相位裕度：60°
摆率 ：78V/us
CMRR ：100dB