直接数字频率合成器在通信调制器中的应用.doc

直接数字频率合成器在通信调制器中的应用 邹涛，张翠，田新广，张尔扬 （国防科技大学电子工程学院，湖南长沙410073） 1引言 频率源是雷达、通信、电子对抗与电子系统实现高性能指标的关键，很多现代电子设备和系统的功能都直接依赖于所用频率源的性能，因此频率源被人们喻为众多电子系统的“心脏”。而当今高性能的频率源均通过频率合成技术来实现。传统的频率合成器有直接频率合成器和锁相环两种。直接频率合成方法具有频率转换时间短、近载频相位噪声性能好等优点，但由于采用大量的倍频、分频、混频和滤波环节，导致直接频率合成器结构复杂、体积庞大、成本高，而且容易产生过多的杂散分量，难以达到较高的频谱纯度。锁相环式频率合成器具有很好的窄带跟踪特性，可以很好地选择所需频率的信号，抑制杂散分量，并且避免了大量的滤波器，有利于集成化和小型化。但由于锁相环本身是1个惰性环节，锁定时间较长，故频率转换时间较长。除此之外，由模拟方法合成的正弦波的参数，如幅度、频率和相位都很难控制。 直接数字式频率合成（DirectDigitalFrequencySynthesis，简称DDS或DDFS）是近年来发展起来的1种新的频率合成技术。它将先进的数字处理理论与方法引入信号合成领域，标志着第三代频率合成技术的出现。其主要优点是相对带宽很宽、频率转换时间极短（可小于20ns）、频率分辨率很高（典型值为0.001Hz）、全数字化结构便于集成、输出相位连续、频率、相位和幅度均可实现程控。因此，能够与计算机紧密结合在一起，充分发挥软件的作用。DDS技术的实现完全是高速数字电路D/A变换器集合的产物。由于集成电路速度的限制，目前DDS的上限频率还不能做得很高。但GaAs（砷化镓）材料在集成电路中的应用，使得DDS上限频率不够高的缺陷正在不断地被克服。作为应用，现在已有DDS产品用于接收机本振、信号发生器、通信系统、雷达系统等，特别是跳频通信系统。 2DDS的工作原理 首先考虑1个周期的正弦波连续信号，以等量的时间间隔T对其采样，并进行量化，则可得到1个周期的正弦波数字信号。将该数字信号存入存储器中，即构成了正弦函数查找表。存储器的地址代表了时间取样的序号。对正弦波而言，当频率一定时，正弦信号的相位与时间成线性关系。因而不同的取样序号也就代表了正弦波信号的不同相位，存储器中所存数值则是量化后的正弦信号幅度。假设正弦波波形存储器存储了1个周期的M个相位取样值，当以频率fC的时钟信号反复读取波形存储器时，读出一个周期的正弦波数据所需的时间是T=M/fC，即输出合成信号的频率为fO=1/T=fC/M。显然，当改变时钟fC时，合成信号的频率也随之改变。 工程实现上，合成信号频率的改变是通过保持时钟不变，而对波形进行1次时域再抽样来实现的。基本DDS主要由参考频率源、相位累加器、正弦波采样ROM、数模转换器（DAC）及低通滤波器构成。图1是DDS的1个基本结构图。 图1 DDS的基本结构图 上图中的参考频率源fC由高稳定度的晶体振荡器产生，用于控制DDS中各器件同步工作。 2.1相位累加器 相位累加器由N位加法器与N位累加寄存器级联构成。每来1个时钟脉冲，加法器将频率控制数据与累加寄存器输出的累积相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上1个时钟作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下1个时钟的作用下继续与频率控制数据相加。这样，相位累加器在参考时钟的作用下，进行线性相位累加，当相位累加器累积满量时就会产生1次溢出，完成1个周期性的动作，这个周期就是DDS合成信号的1个频率周期，累加器的溢出频率就是DDS输出的信号频率。例如： ROM中存有1个周期的正弦函数的幅度值x(1)x(2)x(100)。 当K=1时，即是上述原理分析中的情况，输出合成波形的取值依次为x(1)x(2)x(100)x(1)x(2)x(100)，所以fO=KfC/100=fC/100； 当K=2时，输出合成波形的取值依次为x(1)x(3)x(99)x(1)x(3)x(99)，所以fO=KfC/100=2fC/100。 对于计数容量为2N的相位累加器和具有M个相位取样的正弦波波形存储器，若频率控制字为K，则DDS系统输出信号的频率为fO=fCK/2N，而频率分辨率为f=fOmin=fC/2N。 2.2相位幅值转换 用相位累加器输出的数据作为取样地址，对正弦波波形存储器进行相位幅值转换，即可在给定的时间上确定输出的波形幅值。 2.3数模转换及低通滤波器 DAC将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号，低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。按照Nyquist准则，最高输出频率可达0.5fC。但考虑到实际低通滤波器性能的限制，实际最高输出频率一般取为40fC。 3特点及性能分析 由工作原理可知，DDS具有相对带宽很宽，频率转换时间极短（可小于20ns），频率分辨率很高（典型值为0.001Hz），全数字化结构便于集成，输出相位连续，频率、相位和幅度均可实现程控等主要优点。但是它的全数字结构也使其有较大的输出杂散，这一缺点是限制DDS进一步应用和发展的主要因素。 DDS的杂散信号有以下3个来源： （1）相位舍位 为了得到很高的频率分辨率，相位累加器的位数N通常做得很大，但实际上由于受体积和成本的限制，用来寻址ROM的位数W（W一般取值为14）要小于N，查表时相位累加器的低B位就被舍去，因而会引入相位舍位误差。 （2）幅度量化 任意1个幅度值要用无限长的比特流才能精确表示，而实际上ROM查询表的输出位数L是个有限值，这就会产生幅度量化误差。 （3）DAC的非理想特性 DAC的各种非理想转换特性会影响DDS输出频谱的纯度，产生杂散分量。 尽管如此，在DDS的应用中可以通过优化波形存储表和在输入序列中加入抖动随机信号等措施来进一步改善DDS的输出信杂比，使之满足某些较高要求的应用中。 4应用举例 通过对DDS原理的介绍，我们已经能够大致了解它在通信中的作用以及在调制方面的可能应用。在实际工作中，我们曾利用1片DDS芯片（AD公司的AD7008）成功地实现了与计算机接口的多模式通信调制器。该芯片功能较全、性价比高、容易开发、实现的成品性能较好。下面就芯片及其应用设计作一简要介绍。 AD7008是AD（AnalogDevice）公司生产的比较优秀的CMOS型DDS芯片，其功能框图如图2所示。 图2 AD7008的功能块框图 4.1芯片的内部结构 整个芯片由2个32位的频率寄存器、1个12位的相位寄存器、32位相位累加器、正（余）弦查找表（正交输出）、两个正交幅度调制寄存器、10位D/A转换器等构成。 AD7008具有一般DDS芯片所不具备的正交调幅调制器。许多应用场合都需要精确控制输出信号的幅度，如本振、信号源和调制器。控制幅度的方法有很多种，但最简单的办法是利用IQMOD寄存器。2个10比特的幅度乘法器可以很容易地实现QAM或AM调制。20比特的IQMOD寄存器用来控制I和Q支路的幅度信号。IQMOD中的09位控制I信号，1019位控制Q信号。用户必须保证I、Q信号的和不会超过10位加法器的表示范围，否则会产生溢出。如果不使用幅度调制器，则可以通过将命令寄存器中的CR置为2来将I、Q乘法器旁路掉，直接输出10位的正弦信号。 4.2芯片工作过程 实际工作中，我们利用AD7008设计了1块计算机ISA扩展卡。通过计算机ISA总线实现控制和数据传输。 （1）调制数据在CS及WR信号控制下从并行输入口D0D15写入32位并行寄存器，或在SCLK控制下从串行输入口SDATA写入32位串行寄存器。 （2）在LOAD信号控制下，输入信号TC0TC3，该信号决定将串行或并行寄存器中的数据写入某1个特定的目的寄存器。 其对应关系如表1所示。 表1 源寄存器与目的寄存器的对应表 TC3 TC2 TC1 TC0 LOAD 源寄存器 目的寄存器 X X X X 0 N/A N/A 0 0 X X 1 并行寄存器 命令寄存器（COMMAND） 1 0 0 0 1 并行寄存器 频率寄存器0（FREQ0） 1 0 0 1 1 并行寄存器 频率寄存器1（FREQ1） 1 0 1 0 1 并行寄存器 相位寄存器（PHASE） 1 0 1 1 1 并行寄存器 IQ寄存器（IQMOD） 1 1 0 0 1 串行寄存器 频率寄存器0（FREQ0） 1 1 0 1 1 串行寄存器 频率寄存器1（FREQ1） 1 1 1 0 1 串行寄存器 相位寄存器（PHASE） 1 1 1 1 1 串行寄存器 IQ寄存器（IQMOD） 下面以AM、DSB、FSK、BPSK为例分析多模式调制器的工作原理。 AM信号的表示 s(t)=A1mx(t)coswt AM信号的产生是话音信号x(t)通过A/D变换得到数字信号x(n)，在计算机中加权得到A1mx(n)，该信号通过ISA总线传送到AD7008的数据端口D0D15，再在寄存器控制信号TC0TC3控制下送到IQ寄存器，与从ROM表中读出的载波数据相乘，最后再做D/A变换，经过低通滤波，得到所需要的AM信号。 DSB信号的表示s(t)=Ax(t)coswt DSB信号的产生与AM信号的产生相似，话音信号x(t)通过A/D变换得到数字信号x(n)，该信号通过ISA总线传送到AD7008的数据端口D0D15，再在寄存器控制信号TC0TC3控制下送到IQ寄存器，与从ROM表中读出的载波数据相乘，最后再做D/A变换，经过低通滤波，得到所需要的DSB信号。 FSK信号的产生 FSK调制实际上是用基带的数字信号去选择载波频率。当基带信号为0时，载波频率为f1；当基带信号为1时，载波频率为f2。为此，我们首先将设置载波频率f1、f2的频率控制字数据通过ISA总线、AD7008的数据端口D0D15，在TC0TC3信号控制下，送到2个频率寄存器中。再将基带信号通过计算机ISA总线送到AD7008的FSELECT端口。随着基带数字信号取值的不同，输出频率也相应地在f1和f2间跳变。DDS的输出信号经过低通滤波器之后，实际上就是实现了FSK调制。 BPSK信号的产生 BPSK调制实际上是用基带的数字信号去选择载波的相位。当基带信号为0时，载波相位为0；当基带信号为1时，载波相位为0。为此，我们首先将设置载波频率的频率控制字数据通过ISA总线、AD7008的数据端口D0D15，在TC0TC3信号控制下，送到2个频率寄存器之一中，并将频率选择信号FSELECT设置成1个相应的值，使之选中所要输出的频率。然后将基带数字信号作为控制信号，在其控制下，将2个32比特字长的码字（为方便起见，用16进制表示）0000及8000通过数据端口D0D15分别送到相位寄存器。即当基带信号为0时，送0000码字到相位寄存器；当基带信号为1时，送8000码字到相位寄存器。由于相位寄存器为12位字长，其低20位将被截去。实际在相位寄存器中存储的分别是二进制的000000000000和1000000000002个码字。当相位累加器输出的数值加上全零时，相当于相位没有发生变化；而当相位累加器输出的数值加上100000000000（二进制）时，即是在ROM表中的查表地址跳变了整个地址长度的1半，相当于相位发生了180的跳变。于是，当基带信号为0时，输出信号（某个频率的正弦波）相位不变；而当基带信号为1时，输出信号相位跳变180，也即实现了BPSK调制。 与FSK调制信号的产生方法相似，如果将不同的数据分别写入频率寄存器0和频率寄存器1，且在FSELECT信号配合下控制频率控制字，改变输出频率，可以方便地产生GMSK或跳频信号等。 与BPSK调制信号的产生方法相似，如果设置好频率控制字，得到所需要的载波频率后，再用调制数据控制输入相位寄存器的码字，使相位累加器的输出数据与不同的值相加，则可以使相位改变不同的值。此方式可实现QPSK等调制样式。 与AM调制信号的产生方式相似，如果设置好频率控制字，得到所需要的载波频率后，再将调制数据输入正交调幅寄存器，由正交调幅寄存器中的数据控制ROM表输出信号的幅度，可产生QAM等调制样式。其他调制样式的实现在此不再赘述。所有这些调制方式完全是由计算机控制完成。实现各种调制方式的区别仅仅在于控制信号和调制信号的工作形式不同。 （3）AD7008芯片内部不带低通滤波器，所以外围电路中应按实际工作需要外接低通滤波器，滤除不需要的频率分量。 利用该芯片设计1块计算机ISA总线扩展卡，由计算机提供待调制的基带信号、地址数据以及相应的控制信号，并在扩展卡上完成译码、信号驱动、电平转换等简单的功能，就可以实现具有灵活可控性的多模式调制器。其结构框图及电路原理图分别如图3、图4所示。 5结束语 DDS除了能用于通信的调制器之外，还可用于任意波形产生。只要在波形存储器中存入正弦波波形及方波、三角波、锯齿波等大量非正弦波波形数据，然后用计算机编程对这些数据进行控制，就可以任意改变输出信号的波形。另外，可在许多锁相环（PLL）设计中用DDS代替多重环路以有效地实现频率精调。 DDS是现今1种重要的设计手段，高速集成电路的发展进一步改善了DDS的性能，它与传统技术相结合，组成各种混合方案能将频率源的性能提高到1个新的水平，因而未来DDS不仅应用于传统上需要使用信号源的领域，而且必将开拓许多新的应用领域。 来源：不祥