集成工艺原理.doc

第一章 导论
⒈成的微小型化电路及系统的电子学分支。成的微小型化电路及系统的电子学分支微电子学是研究在固体（主要是半导体）材料上构
⒉通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，件容等件连“集成”在一块半导体单晶片（如Si、GaAs）上，封装在一个外壳内，执行特定电路或系统功能。
2010年， Intel的最新微处理器Core i7：32纳米工艺，包含近20亿只晶体管。
⒊关键尺寸 (CD)：集成电路中半导体器件能够加工的最小尺寸。它是衡量集成电路设计和制造水平的重要尺度，关键尺寸越小，芯片的集成度越高，速度越快，性能越好
1971年，Intel的第一个微处理器4004：10微米工艺，仅包含2300多只晶体管。
⒋芯片上所集成的晶体管的数目，每隔18个月就翻一番。
第二章 硅和硅片的制备
西门子工艺提纯的材料有很高纯度：99.9999999% (共9个9)；
没有按照希望的晶体顺序排列原子，还不顺序排列原子还不能直接使用。
单晶硅结构：晶胞重复的单晶结构能够制作工艺和器件特性所要求的电学和机械性能。糟糕的晶体结构和缺陷会导致微缺陷的形成，并将影响晶片制备和缺陷会导致微缺陷的形成
单晶硅生长－CZ法 (Czochralski 切克劳斯基）：CZ法生长单晶硅把熔化的半导体级硅液体变成有正确晶向并且被掺杂成n或p型的固体硅锭；以的单晶是采用法长；85%以上的单晶硅是采用CZ法生长；籽晶为所需晶向的单晶硅。
区熔法（Float Zone）晶体生长纯度高，含氧量低晶圆直径小
CMOS电路（100）晶向
BJT(111)晶向
第三章 集成电路制造工艺概况
第四章 氧化
热生长：在高温环境里 通过外部供给高纯氧气在高温环境里，通过外部供给高纯氧气使之与硅衬底反应，得到一层热生长的SiO2 。
淀积：通过外部供给的氧气和硅源，使它们在腔体中方应，从而在硅片表面形成一层薄膜。
二氧化硅的基本特性：热SiO2是无定形的(熔融石英1710℃)；良好的电绝缘材料(作介质层)绝材料；高击穿电场(不容易被击穿)；稳定和可重复的Si/SiO2界面；硅表面的生长基本是保形的；对杂质阻挡特性好；硅和SiO2的腐蚀选择特性好（HF等）；硅和SiO2有类似的热膨胀系数。
二氧化硅的用途：保护器件免划伤和隔离沾污（钝化）；SiO2是坚硬和无孔（致密）的材料；栅氧电介质（VT的调整的调整：1. 阱掺杂浓度2. 二氧化硅厚度）；掺杂阻挡（作为掺杂或注入杂质到硅片中的掩蔽材料）；金属间介质层。
垫氧化层（氮化硅缓冲层以减小应力(很薄)）；
氧化生长模式：氧化层厚度与消耗掉的硅厚度的关系 x= 0.45 x0
氧化速率（请看书218）：（tox）2+A（tox）=B(t+τ)【tox 为硅片经过 t 时间后SiO2的生长厚度(μm)；B 为抛物线速率系数(μ m2/h)；B/A 为线性速率系数(μ m/h)；t0 为初始氧化层厚度(μ m)；τ为生成初始氧化层to (μm)所用的时间(h)；t为生长时间】
选择性氧化：选择性氧化区域是利用SiO2来实现对硅表面相邻器件间的电隔离。——局部氧化工艺 LOCOS：0.25μm以上工艺常用（普遍采用SiO2/Si3N4覆盖开窗口，进行局部氧化。题 存在鸟嘴 氧扩散到膜下面有问题: 1.存在鸟嘴，氧扩散到Si3N4膜下面生长SiO2，有效栅宽变窄，增加电容； 2. 缺陷增加。）；浅槽隔离技术－STI：0.25μm以下工艺常用（优点：消除了鸟嘴现象；表面积显著减少；超强的闩锁保护能力；对沟道没有侵蚀；与CMP兼容。）。
第五章 淀积——表面薄膜的形成
金属层：材料：铝(Al) 、铜(Cu) 增加一层，成本增加：成本增加15%
层间介质层：材料：SiO2（介电常数3.9~4.0之间）或者玻璃3 9 4 0之间）或者玻璃。作用：电学－隔离晶体管器件和互连金属层；物理－隔离晶体管器件和可移动粒子等杂质源。
淀积种类：化学气相淀积（CVD）：通过气态物质的化学反应，在衬底表面上淀积一层薄膜材料的过程。物理淀积（PVD）：在真空中，淀积材料由固体或熔化源的蒸发或用等离子体中高能气体离子击打出来，并在表面凝聚形成薄膜。
化学气相淀积的特点：产生化学变化（化学反应或热分解）；膜中所有的材料物质都源于外部的源；化学气相淀积工艺中的反应物必须以气相形式参加反应。
磷硅玻璃回流（PSG reflow ）：在金属层间，需淀积表面平滑的二氧化硅作为绝缘层。低温淀积的磷硅玻璃受热后容易变得较软易流动，可提供一平滑的表面，所以常作为邻近两金属层间的绝缘层，此工艺称为磷硅玻璃回流。
常压化学气相淀积设备－APCVD：特点：化学反应在常压下进行，淀积 SiO2 和掺杂SiO2 膜：如磷硅玻璃（PSG）。设备比较简单，产量低。内及片间均匀性较差，台阶覆盖能力差，片内及片间均匀性较差 台阶覆盖能力差易产生雾状颗粒、粉末等。提高稀释气体流量和降低淀积温度，可以提高均匀性。
HDPCVD 工艺的基本步骤的基本步骤：离子诱导淀积；溅射刻蚀；再次淀积。
介电常数：指材料在电场作用下存储电势能的有效性，代表介质作为电容的能力。遇到的问题: 芯片集成度提高，互连线宽和导线间距减小，电阻和寄生电容增大，导致RC信号延迟增加。解决的办法：采用铜作为互连金属减小电阻，采用低k材料作为层间介质减小电容，从而减小RC信号延迟。
低k介质作为层间介质优点：减少相邻导线间的电耦合损失，提高导线的传输速率。
高K介质：在DRAM存储器中引入高k介质，以提高存储电荷（或能量）密度，简化栅介质结构。特征尺寸缩小，使栅氧厚度减小到几nm，出现问题: 栅极漏电流增加；多晶硅内杂质扩散到栅氧甚至衬底；控制栅氧厚度在几纳米的难度较大。
第六章 金属化
金属化：在绝缘介质膜上淀积金属膜以及随后刻印图形以形成互连金属线和集成电路的孔填充塞的过程。
离子溅射镀膜过程分为三步：真空中产生气体正氩离子，加速轰击负电的靶材；离子通过物理过程从靶上撞击出原子；溅射的原子迁移到硅片表面形成薄膜。
电迁移：外加电场对电子的加速，而撞击晶格上的原子，使晶格上的原子离开原来的位置。
一个原子离开后，该点的相对电流密度增加，会导致更多的电子撞击晶格，直到发生金属的小丘形成和金属的断裂。
铜互连的好处：低电阻率；功耗低；更高的集成密度；抗电迁移，比铝高四个数量级，更高的功率；更少的工艺步骤。
采用铜互连的三个挑战：扩散到氧化区和有源区；刻蚀困难；铜在较低温度下极易氧化且不能生成保护层来阻挡进一步的氧化。
解决方法：双大马士革中采用CMP，无需刻蚀铜
阻挡层金属的基本特性：有很好的阻挡扩散特性，分界面两边的材料的扩散率很低；高电导率和低欧姆接触；在半导体和金属之间有很好的附着；抗电迁移；很薄及高温下具有很好的稳定性.；抗腐蚀及氧化。
铜阻挡层金属：阻挡铜扩散；高电导率，对应低的欧姆接触电阻；对介质和铜粘附性好；与CMP过程兼容；台阶覆盖性好；台阶覆盖性好；允许铜膜薄，面积较大。
第7—9 光刻
光刻技术的特点：光刻是将电路/器件图形转移到半导体的表面形成光刻胶图形；光刻是复印图象和化学作用相结合的综合性技术；器件的尺寸越小，集成电路的集成度越高，对光刻精度的要求就越高，难度就越大；光刻与芯片的价格和性能密切相关。光刻成本占芯片制造成本的近1/3。
暗场掩膜版：其石英版上大部分被铬援盖。
亮场掩膜版：有大面积透明的石英，只有很细的铬图形。
投影掩膜版：图形可能仅包含一个管芯，也可能是几个。
掩膜版：包含了对于整个硅片来说确定一工艺层所需的完整管芯阵列。
第十章 刻蚀
刻蚀：用化学或物理的方法有选择地从硅片表面去除不需要的材料的过程。
目的：在涂胶的硅片上正确复制掩膜图形，最后实现图形的步骤。
刻蚀中所犯错误无法纠正。
刻蚀工艺的种类：湿法刻蚀：采用化学溶液，借助化学反应腐蚀硅片中无光刻胶覆盖的部分，要求光刻胶有较强的抗蚀能力。湿法腐蚀具有各向同性，造成侧向腐蚀。限制了器件尺寸向微细化发展，用于特征尺寸较大的刻蚀。干法刻蚀：把硅片表面曝露于气态中产生的等离子体，等离子体通过光刻胶中开出的窗口，与硅片发生物理或化学反应(或这两种反应)，从而去掉曝露的表面材料。有图形刻蚀：采用掩蔽层(有图形的光刻胶)来定义要刻蚀掉的表面材料区域，只有硅片上被选择的这一部分在刻蚀过程中刻掉。如：栅、金属互连线、通孔、接触孔和沟槽。无图形刻蚀、反刻或剥离：在整个硅片没有掩膜的情况下进行的，这种刻蚀工艺用于剥离掩蔽层(如STI氮化硅剥离和用于制备晶体管注入侧墙的硅化物工艺后钛的剥离)。
干法刻蚀：优点：刻蚀剖面各向异性，具有非常好的侧壁剖面控制；好的 CD 控制（线宽）；最小的光刻胶脱落或粘附问题；好的片内、片间、批次间的刻蚀均匀性；较低的化学制品使用和处理费用。缺点：干法刻蚀对下层材料的差的刻蚀选择比、等离子体引起器件损伤和昂贵的设备。
第十一章 扩散和离子注入
离子注入的优点：离子注入能精确控制掺杂的浓度分布和掺杂深度，易制作极低浓度和浅结；注入温度一般不超过400℃，退火温度也较低(650)℃，避免了高温过程带来的不利（如结的推移、热缺陷等）；离子注入可选出单一的杂质离子，保证了掺杂的纯度；离子注入扩大了杂质的选择范围 掩蔽膜可用SiO2、离子注入扩大了杂质的选择范围，掩蔽膜可用SiO、金属膜或光刻胶；剂量在1011~1017离子/ 2较宽的范围内 同 平面内10 离子/cm较宽的范围内，同一平面内杂质分布的均匀性；无固溶度限制。
剂量：剂量是单位面积硅片表面注入的离子数, 单位是原子每平方厘米。
Q=It/enA Q：剂量，原子数/cm2；I：束流，库伦/秒；n：每个离子的电荷数；A：注入面积； t：时间。离子注入是硅片制造的重要技术，主要原因之一是它能够重复向硅片中注入相同剂量的杂质。
射程：离子注入过程中，离子穿入硅片的总距离。
KE=nV KE：能量，单位为电子伏特；n：每个离子的电荷数；V：电势差，单位是伏特。
高温退火：激活杂质(950℃)，修复晶格损伤(500℃) 。
退火方法：高温炉退火：800-1000度退火30分钟，导致杂质的再扩散; 快速热退火：1000℃下短暂时间退火，减小瞬时增强扩散。
沟道效应：离子沿某些方向渗入的速度比其它方向大，使离子峰值在Si片更深处或呈现双峰值的杂质分布。
★ Si的<110>晶向为开沟方向，是注入最深的方向
控制沟道效应的方法：注入时，倾斜硅片；掩蔽氧化层；硅预非晶化；使用质量较大的原子。
（100）硅片：偏离垂直方向7度；
<110>晶向：旋转硅片15到35度；超浅结低能注入 倾斜硅片几乎不起什么作用超浅结低能 注入：倾斜硅片几乎不起什么作用。
深埋层：用高能离子注入(大于200keV)实现。
三阱结构有一个埋层在掺杂阱下面的注入阱，改进器件性能和封装密度。
应用埋层的一个重要原因是控制CMOS电路的闩锁效应。
倒掺杂阱：注入杂质浓度峰值在硅片表面下一定深度处，改进晶体管抵抗闩锁效应和穿通的能力
穿通：漏耗尽区向轻掺杂沟道区扩展，与源耗尽区连通的现象。防穿通注入的杂质位于临近源漏区的有源沟道下。
阈值调整：在沟道区硅层下注入杂质，调整到所需浓度。
V(th)=Φ（ms）-Q(ss)/C(ox)+2Φ（FB）+2(qN(A)ε（s）Φ（FB）)（1/2）/ C(ox)
LDD：LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，以防止产生热载流子。
S/D注入：形成重掺杂区。As注入通常用来形成nMOS的源漏区；B或BF2注入用来形成pMOS的源漏区。
多晶硅栅掺杂：在源漏区注入时，对多晶硅栅进行掺杂，以减小电阻。
沟槽电容器：在硅中用干法刻蚀沟槽形成。为了获得足够的电容，在电容器侧墙很薄一层中的杂质浓度应达到约1019/cm3。
超浅结：器件等比例地减小的要求，用大束流低能注入实现。对0.18μm工艺，超浅结深约为54μ±18nm；0.1μm工艺为30 ± 10nm。
第十二章 化学机械平坦化
影响光刻线宽控制方法：★ 低：填充★ 高：去掉（磨削）
传统平坦化的技术：反刻；玻璃回流 Glass Reflow；旋涂膜层
CMP：通过比去除低处图形更快的速率去除高处图形以获得均匀表面，是一种化学和机械作用结合的平坦化过程。化学作用—表面材料与磨料发生化学反应生成较易去除的表面层；机械作用—新表面层在研磨剂和研磨压力与抛光垫的相对运动中去除。
CMP是表面全局平坦化技术。CMP技术平坦化后台阶高度可控制到50Å左右。
CMP技术的优点：全局平坦化；平坦化不同的材料；平坦化多层材料；减小严重表面起伏；制作金属图形的方法之一；改善台阶覆盖；不使用危险气体；减薄表面材料去除表面缺陷。
CMP技术的缺点：新技术，工艺难度稍大；引入新缺陷；设备昂贵。
CMP的机理：面材料与磨料发生反应，生成容易去除的表面层；表面层通过磨料中的研磨剂和研磨压力与抛光垫的相对运动而机械磨去。
氧化物抛光：R=kPv R：抛光速率；P：压力；v：硅片和抛光垫的相对速度；k：与工艺相关的常数
图形密度效应：图形间距窄的区域，即高图形密度区域，通常比宽图形间距区域的抛光速度快；侵蚀：指在图形区域氧化物和金属被减簿，即抛光前后氧化层厚度的差。
第十三章 装配与封装
后道工序（封装的四个功能）：保护芯片，避免由环境和传递引起损坏；为信号的输入和输出提供互连；芯片的物理支撑；散热。
倒装芯片：芯片的有源面面向基座的粘贴封装技术。优点：芯片器件到基座之间路径最短，适用于高速信号电连接；不使用引线框架或塑料管壳，重量和外型尺寸小。
环氧树脂：在芯片和基座之间填充环氧树脂，减小硅片和基座之间热膨胀系数CTE失配。
环氧树脂固化，倒装芯片不能被取下。

计算在120分钟内，920℃水汽氧化过程中生长的SiO2的厚度。假定硅片在初始状态时已有1000埃的氧化层。
已知：在920℃下，A=0.50um ，B=0.203um2/h ，to= 1000埃， t=2h
解：
τ= （to2+ Ato）/B=0.295h
t ox2+A t ox=B（t+τ）
t ox=……..