Wafer边缘芯片去除指导规范.doc

上海凯虹电子有限公司
Shanghai Kaihong Electronic Co., Ltd.
上海凯虹科技电子有限公司
Shanghai Kaihong Electronic Co., Ltd
Doc No.: QⅢ-E058-4
Rev. 0
Page: 6 of 6

文件履历表
Document History List
质量体系Quality System 环境体系 Environment System 管理性文件 Management Document
文件名称Title: Discrete芯片点测方法和低良芯片处理规范
版本Rev
执行日期Implement Date
申请人Applicant
批准人Approval by
更改记录 Revision History
0
2013-7-12
许溢
毛红光
新文件建立

Form Q030-7, Rev.E
Wafer边缘芯片去除指导规范
1. 背景 Background
在晶圆制造的光刻显影过程中有EBR (Edge Bead Removal)步骤，该步骤通常会导致晶圆的边缘有不完整图形或缺陷图形，又加上在晶圆的整个加工过程中，晶圆的边缘一直与Cassette、晶舟、溅射和腐蚀设备的钩爪等接触，所以晶圆边缘容易收到污染，从而导致晶圆边缘芯片存在不少问题。
边缘芯片的危害：可能导致Die Bond PR误识别，Wire Bond NSOP，FT low yield (Open，Short，软击穿，漏电偏大等)等。有少部分成品能通过Final Test, 但通常存在可靠性问题，比如芯片背面金属层粘合不牢靠，器件ESD能力弱，或者器件高温电性严重漂移等，这些就容易导致客户抱怨。

2. 目的 Purpose
制定晶圆（Analog, Discrete, Logic等）的边缘芯片去除指导规则，防止边缘不良不可靠的芯片被误封装。

3. 适用范围 Scope
公司所有的晶圆。
边缘芯片的去除量一般在3mm – 5mm之间。具体去除量(比如3mm, 3.5mm, 4mm, 4.5mm, 5mm等)，要综合考虑质量和成本，By Wafer Type来规定。目前本司一般去掉4mm的边缘芯片。
由于每家Wafer Fab的工艺控制和每种产品的光刻机曝光形式不同，有些Wafer必须去除边缘芯片，有些Wafer一般不需要去除边缘芯片，大致如下：
3.1. 所有使用Stepper光刻机(分块式曝光成型的)的Wafer，即整张晶圆表现为全都是“ 图形”或“光板”和 “图形”并存的情况。一般IC (Analog, Logic, Hall等)都属于这类情况。
特殊情况：有的Wafer供应商(比如Phenitec)会直接做好晶圆的4mm边缘打墨，再出货给我们，这说明芯片供应商知道边缘芯片的危害，自己已去除了，我们就无需再做一次。

如下图的Wafer边缘既有“图形”,也有“光板”，是必须做边缘芯片去除的。
图形
光板
边缘芯片
去除区域

3.2. 所有使用投影式或接触式光刻机一次曝光成型的的Wafer，整张晶圆的边缘是光板的，一般不需要去除边缘芯片。但基于质量考虑，有时还会额外去除几颗边缘芯片(比如Semtech、KFAB的某些芯片型号)。一次曝光成型的Wafer一般都是<= 6inch的Discrete Wafer，但反之不成立。

4. 去除边缘芯片的可选方法
4.1. 在CP站做晶圆边缘4mm打墨
一般适用于做全测的晶圆，在做测试不良芯片打墨的同时，完成4mm边缘芯片的打墨。
抽测 (Sample CP)的芯片，因为GDPW (Gross Die Per Wafer)比较多，一般不采用在CP站打墨的的方式。因为既浪费时间，也浪费成本(墨管、Prober等)，还容易碎片（尤其对<200um厚的芯片）。
A. 大部分 Analog晶圆都需要做100% CP & Trim, 它们较适用4mm Edge Die Inking的方法。
B. GDPW <10K的Discrete晶圆，按照QIII-E058-6文件需要做100% CP, 它们也适用4mm Edge Die Inking。
C. 虽然GDPW >=10K,但由于低良或其他原因，转做100% CP的所有晶圆，也适宜采用4mm Edge Die Inking。
4.2. Wafer Mapping法去除边缘4mm芯片
适用于不需要做CP的晶圆和抽测良率达到标准，不用做全测的晶圆。
Mapping法去除边缘芯片的优点：
A. 节省CP站的产能
B. 节省CP站的原材料（墨针）
C. 防止不当操作导致墨水污染芯片，影响后续封装和良率，比如影响Die Bond PR, Wire Bond NSOP，Ball Lift，Final Test Open等。
D. 防止薄片碎片（对<200um厚的芯片，因为Prober的能力比较容易碎片）。

4.2.1. 适用Die Bond Mapping法去除边缘芯片的晶圆种类：
a. 无需做CP的晶圆，比如Logic IC和部分Hall IC等
b. 8inch GDPW >=10K，Die Size >0.3*0.3mm, 做抽测并且良率达到标准的Discrete晶圆
c. 6inch GDPW >=10K，Die Size >=0.2*0.2mm, 做抽测且良率达到标准的Discrete晶圆
d. 其他工程定义的无需做CP的Discrete晶圆

4.2.2. Die Bond Mapping同时也适用于特定的需要去除固定区域Die的晶圆。
比如OFAB X30N35CN wafer，Die Size是0.395*0.395mm，GDPW是101K，正常生产是去除边缘4mm。有时因OFAB工艺问题，会有部分批次的晶圆测试良率偏低，而经CP工程确认，不良Die全部集中在边缘8mm一圈范围内，则可为这些批次的晶圆做特殊的去除边缘8mm的Mapping, 供Die Bond使用，每张Wafer可节省100% CP + Ink的时间超10小时，即解决了CP产能的问题，又同时保证了Final Test的良率。

4.3. Die Bond 机器设定晶圆边缘4mm范围不吸
作为对晶圆边缘芯片去除方法的补充，适用于8inch Die Size <0.3*0.3mm和6inch Die Size <0.2*0.2mm的晶圆。由于公司目前Prober能力的问题，Die Size 过小的晶圆无法做出4mm Edge Die Mapping, 只能通过Die Bond机器设定边缘4mm范围不吸的方法来做。缺点是不吸范围的定位会因为划片（Die Saw)贴蓝膜的偏差而产生偏移，用自动贴膜机会好一些。

5. Wafer Mapping的创建和使用
基于Wafer的特性，针对可使用Mapping做边缘芯片去除的晶圆，我们可采用2种不同的方法。
5.1. CP工程创建4mm Edge Die Mapping，Die Bond站可直接调用。适用于正面有明显的特征点，可以用来做Mapping定位的晶圆。如下图：
特征点
特征点
特征点
特征点

5.2. CP工程创建4点Ink + 4mm Edge Die的 Mapping。通过CP步骤，人为地在每片芯片固定位置上打4个墨点，来辅助Die Bond定位Mapping的方法。适用于正面图形中没有明显的特征点，Die Bond无法直接定位Mapping的晶圆。
如下面2个图，正面图形中没有任何可以作为Die Bond Mapping参照的特征点，所以要通过在其表面4个固定位置打墨点的方法，来辅助Die Bond定位Mapping。
小凹槽
小凹槽

AD0806AL817AXX
等等
ON14381
/ON14201等等

此类晶圆边缘一般都有唯一的一个小凹槽，4个打墨的参照点在Mapping中的位置如下图所示：位于晶圆小凹槽的下方对称1对，小凹槽的对边对称1对。2对墨点的位置略微不同，用来互相区分，可以更好地帮助Die Bond定位Mapping。
墨点
墨点
墨点
墨点

6. Die Bond使用Mapping的规则
一般情况下，在企划投料时，需要Mapping的流程卡号，“Wafer Mapping”栏均会显示YES。目前本司需要Mapping的产品，大致分以下几种情况：

6.1. Semtech产品，除了“Wafer Mapping”栏会显示YES，一般还会在装配图和/或流程卡“Special Requirement特殊要求” 栏显示：焊片时要用wafer mapping 功能。

6.2. BCD产品需要Mapping的，除了“Wafer Mapping”栏会显示YES，一般还会在流程卡“Special Requirement特殊要求” 栏显示：DB站必须使用wafer Mapping;。一般一片Wafer对应唯一的一张Wafer Mapping。

对内部其他产品：
6.3. 晶圆正面有明显的特征点，Die Bond可以直接调用Mapping的，除了“Wafer Mapping”栏会显示YES，在流程卡“Special Requirement特殊要求”栏还会显示:
(1) 无边缘4mm打墨的芯片必须使用Wafer Mapping；无法使用Mapping时，必须机器设定去除边缘4mm一圈。
(2) 晶圆经过全测，有边缘4mm打墨的，不需要使用Mapping。

6.4. 晶圆正面无明显的特征点，需要通过CP做4点打墨来定位Mapping的, 除了“Wafer Mapping”栏会显示YES，在流程卡“Special Requirement特殊要求” 栏还会显示：
(1) 芯片只有4点打墨的，必须使用wafer mapping。无法用Mapping时，必须机器设定去除边缘4mm一圈。
(2) 芯片有边缘4mm打墨的，不需要用Mapping。

6.5. CP工程对某一批次晶圆有特殊定义Mapping的，除了“Wafer Mapping”栏会显示YES，在流程卡“Special Requirement特殊要求” 栏还会显示：A或B其中一种情况
A. Die Bond要使用Mapping，同一个Wafer lot使用同一个Mapping File。
B. Die Bond要使用Mapping，每张Wafer使用不同的Mapping File。
说明：
(1) 针对某一批次的Mapping要求通过S:\promis report\Data_Maintain_Tool下的工具维护，该工具需安装Oracle客户端才能运行。
(2) 注意要把这类特殊Mapping和一般只用于边缘4mm去除的Mapping区分开。必须把特殊的Mapping文件单独存放一个目录。