信号完整性学习笔记.doc

期待解决的问题：
1. 为何AC耦合电容放在TX端；
2. 为何有的电源或地平面要挖掉一块；
3. 搞清楚反射；
4. 搞清楚串扰；
5. 搞清楚地弹；
6. 搞清楚眼图；
7. 搞清楚开关噪声；
8. 各种地过孔的作用；
9. 写一份学习总结。

自己总结：
从微观的角度讲，信号完整性研究的是电子在电场和磁场的作用下是如何运动的，以及这种运动会造成哪些电气特性产生什么变化。
从宏观的角度讲，信号完整性研究的是如何保证信号从源端传送到终端的过程中，失真的程度在要求的范围内。

第1章

四类基本信号完整性问题：
1、 单一网络的信号质量：在信号路径和返回路径上由阻抗突变而引起的反射和失真。
2、 两个或多个网络间的串扰：理想回路和非理想回路耦合的互电容和互电感。
3、 电源分配系统中的轨道塌陷：电源和地网络中的阻抗压降。
4、 来自元件或系统的电磁干扰。

阻抗：
1、 任何阻抗突变，都会引起电压信号的反射和失真。
2、 信号的串扰，是由相邻线条及其返回路径之间的电场和磁场的耦合引起的，信号线间的互耦合电容和互耦合电感的阻抗决定了耦合电流的值。
3、 电源供电轨道的塌陷，与电源分布系统（PDS）的阻抗有关。
4、 最大的EMI根源是流经外部电缆的共模电流，此电流由地平面上的电压引起。在电缆周围使用铁氧体扼流圈，增加共模电流所受到的阻抗，从而减小共模电流。
第2章 时域与频域

频谱：在频域中，对波形的描述变为不同正弦波频率值的集合。每个频率值都有相关的幅度和相位。把所有这些频率值及其幅度值的集合称为波形的频谱。（在频域中，描述波形的方法）

频域中的频谱表示的是时域波形包含的所有正弦波频率的幅度。

计算时域波形频谱的唯一方法是傅立叶变换。
即使每个波形的时钟频率相同，然而他们的上升时间可能不同，因此带宽也不同。

每个严肃认真的工程师都应该至少用手工计算一次傅立叶积分来观察它的细节。

带宽：表示频谱中有效的最高正弦波频率分量。
把频谱中更高频率的分量都去掉，也能充分近似时域波形的特征。

信号的带宽就是幅度比理想方波幅度小3dB（50%）的那个最高频率。

上升时间与时钟周期什么关系？
原则上讲，两者之间的唯一约束是：上升时间一定小于周期的50%。

第5章

互连线建模4个基本理想电路元件：
（集总元件）电阻、电容、电感、（分布元件）理想传输线。

电容的微妙之处在于，即使两个导体没有直接相连，它们之间也总有电容存在。在某些情况下电流可流经电容，这就引起了串扰和其它信号完整性问题。

电容是电流的潜在通路。

理想电容器的两个导体被绝缘介质隔开，通常认为实际电容器中没有任何电流通过。但是，当两个导体间的电压变化时，就会有电流通过。I=rQ/rt=CrV/rt
由此公式可知，当rV/rt不变时，电容量越大，流过电容的电流越大。在时域里，电容量越大，电容器的阻抗越小。

如何理解绝缘的两个导体间有电流流动？
位移电流。绝缘，并非隔断。联想到复合型晶体管。

导体距离附近某个表面越近，它的电容量就越大。当趋于无限近的时候（几乎接触），此时的容量表现是怎样？如解理解？

为了减小电源分布系统中的电压轨道塌陷，就要在电源和地之间加上多个去耦电容。 解释？

多层板中的平面电容，容值很小，对改善轨道塌陷问题作用不大。电源与地平面的实际作用是为芯片和去耦电容间提供低电感路径，而不是提供去耦电容。

如何理解信号路径、返回路径？

如何理解反射？

什么是二维场求解器？

什么是微带线，带状线？

第6章

电感在信号沿均匀传输线传播的过程中产生突变，从而造成信号完整性问题。

认识电感，途径是基于3个基本定律：
1、 电流周围形成闭合磁力线圈。
2、 电感是导体上流过单位安培电流时，导体周围磁力线圈的韦伯值。
3、 当半导体周围磁力线圈匝数变化时，导体两端将产生互感电压。

电感是关于电流周围磁力线匝数的度量，而不是某一点磁场强度的绝对值。 关心的不是磁场强度，而是磁力线匝数。

L=N/I, 单位电流（1A）周围磁力线圈的匝数的韦伯值。

影响电感的唯一因素是，导体的几何结构和在铁磁金属情况时导体的导磁率。

为了分清磁力线圈的源头，引入了自感和互感两个术语。
为了知道磁力线圈所围绕的电流回路大小，引入了回路电感和局部电感两个术语。
如果讨论环绕在一段互连线周围的磁力线圈，而电流在整个回路中流动，就使用总电感、静电感或有效电感来描述。

仅仅采用电感这一术语时，含义是十分模糊的。所以，要养成使用限定词的良好习惯，明确指出电感的准确类型。造成概念困惑最常见的根源就是混淆了电感的不同类型。

不管什么原因，只要一段导线周围的磁力线总匝数发生变化，导线两端就会产生电压。(V=rN/rt=LrI/rt)

感应电压正是电感在信号完整性中意义重大的根本原因。如果电流变化时没有产生感应电压，则信号就不会受到影响。这个由电流变化产生的感应电压引起传输线效应、突变、串扰、开关噪声、轨道塌陷、地弹、和大多数电磁干扰源。

串扰的定义：通常另一根导线中的电流发生变化时，我们用串扰来描述在临近导线上产生的感应电压噪声。 Vnoise=MrI/rt（M为两根导线之间的互感）。

局部电感：分析时只考虑电流回路的一部分，而且假设剩余部分不存在电流，这时计算的电感称作局部电感。 局部电感是个数学构造，它是不可测量的，因为实际中不存在孤立的电流。

导体长度增加时，局部自感会增大，且增速比线性增长要快。这是因为，当导线长度增加时，环绕在新增加的导线周围的磁力线，除了源自这段电流外，还有源自其它段电流的一些磁力线圈。

电流分布越分散，局部电感越小；反之，电流分布密度越大，局部电感越大。因为电流散开后，导致磁力线圈的匝数变少了。（N=L*I）
表现为，增大导体横截面积时，局部电感将减小。

经验：导线的局部自感大约是25nH/in, 或1nH/mm.

经验：两个导线段的间距大于其长度时，两段导线间的局部互感小于任一段导线局部自感的10%，这时的互感通常可以忽略不计。
例如，两个长20mil的过孔，当它们的中心距大于20mil时，两过孔间几乎就没有耦合了。

有效电感/总电感/净电感：指回路中的电流为单位安培时，环绕在该段周围的磁力线总匝数，其中包括整个回路中任何一段电流产生的磁力线（自磁力线，互磁力线）。Ntotal = Nb – Nab ( Lb – Lab ) / I 。

两相邻电流，其中一条是另一条的返回路径时，其电流方向相反。有效电感决定了回路电流变化时，直流两端的感应电压的大小（Vgb = Ltotal * rI/rt = (Lb – Lab)* rI/rt）。

对所有互连线而言，包括信号路径、返回路径、电源路径和地返回路径。（如何区分？）

地弹：返回路径上的电压降。
地弹是返回路径中两点间的电压，它是由于回路中电流变化引起的。地弹是产生开关噪声和EMI的主要原因，主要与返回路径的总电感有关。 （如何判断出噪声是否为地弹？）
减小地弹电压噪声可以采用两种办法：
1. 使用短且宽的互连线以减小返回路径的局部自感。
2. 将电流及其返回路径尽量靠近以增大两支路的互感。

经验：尽可能让返回电流靠近其他电流，减小有效电感，减小地弹。

键合线：连接裸芯片焊盘和封装焊盘之间的引线，常有键合金线、键合银线等。

双键合线为何能减小有效电感？
电流分散，可以减小自感。

Lloop = La + Lb – 2*Lab
两支路靠得越近，回路电感越小。距离减小，局部自感保持不变，局部互感增大，各支路总电感减小。

经验：将食指和拇指围成一个圈，用30号导线构成同等大小的回路，其回路电感大约为85nH

任何阻抗可控互连线的单位长度回路电感都是恒定的。

电源的去耦电容是可以计算的。

高频时，减小去耦电容阻抗的唯一方法是减小它的回路自感（也即是减小芯片焊盘和去耦电容之间这个完整路径的回路电感）。因为ESL的存在导致在高频时，回路阻抗随频率升高而增大。

减小去耦电容的回路自感的最好方法有以下几种：？？？？？？？？
1. 使电源平面和地平面靠近表层以缩短过孔。？？？？？？？？？
2. 使用尺寸较小的电容器。（是信号路径和返回路径靠近）
3. 从电容器焊盘到过孔间的连线要短。（说法不准确，应该是两焊盘上的过孔之间距离要短，减小局部电感。
4. 将多个电容器并联使用。（指的是回路电感并联）

对电流的约束越大，局部自感和回路电感就越大。

经验：接触孔直径为10mil时，平面间的回路电感大约是没有过孔时两相邻平面的单位面积回路电感的4倍。

电流离芯片越近，被限制在芯片附近的高频功率和返回电流就越多，从而返回平面的地弹电压就越低。？？？？？？？？？

什么是过孔出沙孔？

两条距离较近的回路，当其中一条回路中的电流发生变化时，环绕在第二条回路周围的磁力线匝数就会改变，而且还会产生噪声（引起信号质量问题）。

只有当动态回路中的电流发生变化时，在静态回路中才会产生噪声。而且这种情况仅在开关跳变时才发生。因此常被称作，开关噪声，同时开关噪声（SSN）。

开关噪声和串扰什么区别？

电感的各种分类：
1. 电感：流过单位安培电流时，环绕在导体周围的磁力线匝数。
2. 自感：导体中流过单位安培电流时，环绕在该导体周围的磁力线匝数。
3. 互感：某一导体流过单位安培电流时，产生的将另一导体环绕在内的那部分磁力线的匝数。
4. 回路电感：流过单位安培电流时，环绕在整个电流回路周围的磁力线总匝数。
5. 回路自感：完整电流回路流过单位安培电流时，环绕在该回路周围的磁力线总匝数。
6. 回路互感：某一完整电流回路流过单位安培电流时，环绕在另一回路周围的磁力线总匝数。
7. 局部电感：其他地方没有电流存在时，环绕在该段导线周围的磁力线匝数。
8. 局部自感：仅在某一段导线中有单位安培电流而其他地方无电流存在时，环绕在该段导线周围的磁力线匝数。
9. 局部互感：仅在某一段导线中有单位安培电流而其他地方无电流存在时，环绕在另一段导线周围的磁力线匝数。
10. 有效电感、净电感或总电感：当整个回路流过单位安培电流时，环绕在一段导线周围的磁力线总匝数，其中包括源自回路每一部分电流的磁力线。
11. 等效电感：多个电感串联或并联相对应的单个自感的大小，其中包括互感的影响。

导线中流过单位安培电流时，越靠近导线的中心，其周围的磁力线就越多，自感也就越大。（把一根导线想象成一束细导线的集合，越靠近线束中心的细导线其周围环绕的磁力线越多，总电感越大。）
开关频率越高中心的阻抗越大，因此电流越靠近外围。

经验：当电路板上的铜线为1盎司或者几何厚度为34um时，若频率等于或大于10MHz，则导线中的电流不再占用布线的整个横截面，趋肤效应在电流分布中起主导作用。

高频的定义：随着电流变化频率升高，电流会不断想导线表面靠近。如果电流靠近导线表面而且与导线几何厚度无关，这一频率就是趋肤效应的界限，“高频”就是指高于这一界限的频率。

涡流：两相邻导体，如果其中一个导体中的电流发生变化，那么另一个导体的两端就会产生电压，此感应电压会形成电流。换言之，其中一个导体的电流变化时，第二个导体中会产生感应电流，此电流称作涡流。

镜像电流：一段导线靠近一个导电平面。当导线中有电流时，一些磁力线就会穿过导电平面，导线与平面之间就会有互感存在。当导线中的电流变化时，穿过平面的磁力线也会发生变化，并在平面上产生感应电压，感应电压又激起了涡流，这些涡流又会产生自己的磁力线。通过求解麦克斯韦方程，可以发现涡流产生的磁力线的结构就像是平面下方的另一电流产生的一样（即它与平面的距离和真实电流与平面的距离相等）。这个虚构的电流称作镜像电流。

经验：只要电流回路与平面的距离小于导线间的总跨度，感应的涡流就会起到减小回路电感的作用。

第7章 传输线的物理基础

传输线的作用：在可接受的失真度下，将信号从一端传到另一端。

传输线的两个重要特征：特性阻抗、时延。

传输线将信号从一端传到另一端，一条为信号路径，一条为返回路径。（为什么要有返回路径？）

地线：通常我们将传输线的返回路径当作地线。
而这种将第二条传输线当作地的做法，所引出的问题比解决掉的问题多得多。（将来总结一下）

许多与信号完整性相关的问题，都是由于返回路径设计不合理造成的。因此在设计过程中，要像设计信号路径那样来设计返回路径（包括影响返回路径的其他路径）。

信号是指，信号路径和返回路径之间相邻两点的电压差。

对传输线电气特性有影响的几何结构：导线沿线的横截面均匀程度，两导线的相似程度。

均匀传输线：导线上，任何一处的横截面都相同，比如同轴电缆，双绞线，共面线，微带线，嵌入式微带线，带状线，非对称带状线。
均匀传输线，也称为可控阻抗传输线。

平衡传输线：两导线的形状和大小都一样，即他们是对称的。如双绞线，共面线。

导线中电子的速度与信号速度没有任何关系。
导线中的电阻对传输线上信号的传播速度影响非常小，可以忽略。

信号是如何在介质中传播出去的？

经验：绝大多数互连线中的光速约为6in/ns，可以用来估算电路板上互连线中的信号速度。

瞬态阻抗：信号传输过程中每一步受到的阻抗。
瞬态阻抗取决于信号的速度（它是一个材料特性）和单位长度的电容。

当信号遇到瞬态阻抗发生变化时，一部分信号被反射，一部分更加失真，信号完整性会受到破坏。（反射的过程是怎样的？）

减少反射问题的主要方法就是：保持导线的几何结构不变，从而使信号受到的瞬态阻抗不变。

特性阻抗和瞬态阻抗在数值上是相等的。

特性阻抗和传输线阻抗是两个概念，有区别。

传输线的阻抗、瞬态阻抗、特性阻抗听起来很相似，但差别很大。因此仅仅说“阻抗”是很含糊的，就像仅仅说“电感”一样。

在信号完整性领域研究的人员有时比较懒惰，只使用阻抗一词。因此必须询问这个阻抗的限定词是哪个。

当上升时间比传输线的往返时间短时，驱动器就把传输线看成电阻，其阻值等于传输线的阻抗。（还没理解清楚呀）

电流的分布情况：
1. 由于趋肤效应，信号电流只分布在导体的表面；
2. 返回路径中的电流分布集中在信号路径的下面，而且正弦波频率越高，电流分布越集中。

平面上电流分布的原则是，沿着信号——返回路径的总电感小的路径流动，当频率升高时，电流沿着总电感有减小趋势的路径集中。

当两平面间的特性阻抗远小于50Ohm时，与驱动器直接相连的是那个平面已无关紧要，而对阻抗起主导作用的是与信号路径距离最近的那个平面。

减小相邻平面间的阻抗的最重要方法是尽量减小平面间介质的厚度。使两平面紧密耦合。

如果两平面是紧密耦合，并且它们之间的阻抗很小，则轨道塌陷不管怎样都很低。这时驱动器实际连接的是那个平面就无关紧要了。平面间的耦合为返回电流尽量接近信号电流提供了低阻抗路径。

地弹：信号流过返回路径，若遇到较大阻抗则会产生一定压降，把返回路径上的这一压降称为地弹。

任何干扰返回路径的因素都会改变返回路径的阻抗，并产生地弹噪声。

为了减少地弹噪声，应尽量减小参考平面间的阻抗。通常的做法是，把参考平面设计成两个相邻的平面，而且平面间的介质要近两薄。（间距与阻抗什么关系？太远？太近？）

两平面间可通过连接分立电容来减小返回路径的阻抗。（为改善效果，采用多电容并联较小等效串联电感？）

减小地弹电压的唯一方法是，减小返回路径的阻抗。
主要措施有：
1. 当信号路径切换层时，总要有个具有相同参考电压的相邻平面，并且在切换平面间的短路过孔应尽量靠近信号过孔。
2. 具有不同直流电压的参考平面间的距离应尽量薄。
3. 扩大相邻平面间切换过孔的距离，以免在初始瞬间当返回路径的阻抗很高时，返回电流叠加在一起。

信号路径附近用过孔来连接返回路径。（参考平面切换过程中，保证阻抗连续？）

问：电容器的等效串联电感是如何产生的？能否消除？

经验：FR4板上50Ohm微带线的线宽等于介质厚度的两倍。50Ohm带状线，其两平面间的总介质厚度等于线宽的两倍。

信号路径厚度每增加1mil，特性阻抗下降约2Ohm。

根据趋肤效应，单位长度电感会随频率而变化。低频时特性阻抗较高，随频率升高特性阻抗将下降到某一恒定值。
这个恒定值通常用来估计高速信号性能的“高频”特性阻抗。

第8章 传输线与反射

如果信号沿互联线传播时所受到的瞬态阻抗发生变化，则一部分信号将被反射，另一部分发生失真并继续传播下去，这一原理正是单一网络中多数信号完整性问题产生的主要原因。
（为什么会反射？反射是什么意思？与振铃、地弹、过冲如何区分？）

反射系数：第二个阻抗与第一个阻抗之差除以两者之和。

信号在阻抗突变处将产生另一个波，这第2个波将叠加在第1个波上，但它是向源端传播，其幅度等于入射电压的幅度乘以反射系数。

为什么遇到阻抗不连续就会发生反射？
为了协调两个重要的边界条件：
1. 维持交界面两侧的电压连续，即相等。
2. 维持交界面两侧的电流连续，即相等。
若电压不连续，则在交界处会出现一个无限大的电场；若电流不连续，则在交界处会出现一个无限大的磁场。

没人知道到底是什么产生了反射电压，只是知道当产生后，只有这样交界面两侧的电压、电流才相等、连续。

驱动源的内阻对传输线的初始电压和后来的多次反射都有重要的影响。
当反射波到达终端时，将源端的输出阻抗当作瞬态阻抗，该输出阻抗的值决定了反射波再次反射回远端的情况。

自己解释一遍在阻抗不连续处为什么会出现反射：
在传输线上任何一点，其左右两端电压、电流都是连续的，即相等。否则将分别导致出现无限大的电场和磁场。
在传输线的阻抗不连续处依然适用以上定理，因此假设没有反射，则有如下等式：
式1
式2
式3 ，，（为分界点左边部分的特性阻抗，为右边阻抗）
已知，所以式1和式2存在问题，应该考虑存在反射情况。
虽然没人知道到底是什么产生了反射电压，只是知道当产生后，只有这样交界面两侧的电压、电流才相等、连续。
式1
式2
式3 ，

信号从源端发出传送到阻抗不连续处一部分反射回去，反射回去的信号到达源端，由于源端的内阻与传输线阻抗也不连续，同样发生了反射，反射信号又传送至远端。如此反复反射，且反射信号越来越弱，直至稳定。

TDR(time domain reflectometer)时域反射计，就是快速阶跃信号发生器和高速采样示波器。

突变引起的信号失真程度，受两个重要参数的影响：信号的上升时间，阻抗突变的大小。

反射电压的峰值与信号的上升时间成比例，信号上升越快，反射电压峰值越大。

和反射有关的阻抗包括，驱动器的内阻，传输线的特性阻抗，终端阻抗（传输线特性阻抗发生变化处、串有分立阻容感等器件处）。

任何阻抗突变都会引起部分反射和信号失真。设计一个完全没有反射的互连线是不可能的。多大的噪声是可以接受的，多大的噪声是过量的？取决于噪声预算和每个噪声源会分配多大的噪声电压。

只有把产生突变的物理结构转换成相应的电路模型并进行仿真，才能充分明白这些因素以及阻抗突变所产生的影响，而经验法则只能在问题产生时提供工程预见和大致策略。

经验：除非特别指定，否则根据经验，反射噪声应被控制在电压摆幅的10%以内。

我们用的PCB上，各种信号线的特性阻抗是多少？串阻为何通常是33Ohm？

信号来回反射的现象，称作振铃。

为什么当互连线的时延远小于信号上升时间时，多次的反射将被掩盖在上升沿中？
因为若信号开始发射后，在远没上升到高电平时就已传至终端，即使由于阻抗不匹配造成反射，即使反射系数很大，也不会产生很大的电压变化。而且此时信号仍在上升阶段，反射只会影响到上升沿，所以说被掩盖在上升沿中。

经验：当传输线时延大于上升时间的20%时，就要开始考虑由于导线没有终端端接而产生的振铃噪声。

法则：如果上升时间是1ns，没有终端端接的传输线最大时延是20%*1ns=0.2ns。在FR4中，信号的传播速度约为6in/ns，所以没有端接的传输线最大允许长度为6in/ns*0.2ns=1.2in。

经验：没有终端端接的传输线最大长度的英寸值等于信号上升时间的纳秒值。

在时钟频率低的时代（10M），时钟周期为100ns，上升时间约为10ns，那么没有终端端接的传输线最大长度为10in，这比常见主板上的所有互连线都要长。因此在设计时几乎不用考虑反射噪声的问题，传输线相当于透明的。不用担心阻抗匹配、终端短接，或者说传输线效应。

目前，信号上升时间下降至0.25ns，没有终端端接的传输线最大长度为0.25in。但几乎所有互连线的长度都大于这个值，所以需要考虑端接的问题。

振铃是由源端和远端的阻抗突变、两端之间不断往复的多次反射引起的。所以能至少能在一端消除反射，就可以减小振铃噪声。

端接：控制传输线一端或两端的阻抗从而减小反射的方法称为传输线的端接。典型的方法是在重要位置上放一个或多个电阻。

点对点拓扑：一个驱动器驱动一个接收器的情况称为点对点拓扑结构。

端接点对点拓扑结构的四种方法：
1. 源端串联端接：将电阻串联在驱动端（端接电阻应距离源端多远？）。端接电阻与驱动器内阻之和应等于传输线的特性阻抗（前文提到，信号对传输线的阻抗突变非常敏感，突变发生处立即产生反射，信号并不能事先知道端接电阻后面还有驱动器内阻）。
2. 远端并联端接：将电阻并联在接收端。
3. 远端戴维南端接：在接收端用电阻分压偏置。
4. 远端RC端接：。

经验：决定反射造成的影响程度大小的因素是，信号的上升时间和突变持续区域的长度。

Stub（桩线）：传输线中常常加上分支，使信号到达多个输出端。如果分支很短，就称为桩线。

若上升时间为1ns，就要保证桩线长度小于1in。
联想到之前在Lynx-H中测得I2C信号的上升沿为4ns，I2C spec 中上升沿最少为20+ns，所以在多个slave的拓扑结构中，stub的长度应控制在4in（10.16cm），20+inch范围内。

远端容性负载的影响：必须重视由传输线的特性阻抗和容性负载决定的10-90RC上升时间。当10-90RC上升时间与初始信号的上升时间相当时，远端的容性负载就对时序有一定影响。

连线中途的容性负载反射的影响： 容性负载的阻抗若小于传输线的特性阻抗，则会引起信号下冲。电容阻抗越小（容值、频率），下冲越大。

经验：为避免容性负载造成过量的下冲噪声，应使电容量（pF）低于信号上升时间（ns）的四倍。

综上，容性负载会对信号造成两种影响：
1. 接收端产生下冲噪声；
2. 远端信号接收时间被延迟。

任何与信号线连接的过孔都可以看作是容性突变。

有载线：导线上均匀分布着容性负载的传输线称为有载线。

当信号上升时间小于电容间的延时，对于信号而言，每个突变都是彼此独立的。当上升时间大于电容间的时延时，低阻抗区域相互交叠，导线的平均阻抗下降。

有载线的负载电容会使传输线的特性阻抗降低。用于终端端接的电阻也应随之降低。

第9章 有损线、上升边退化和材料特性

信号上升边退化，将引起符号间干扰（ISI）和眼图的塌陷。

当信号沿着有损线传播时，高频分量的幅度减小而低频分量的幅度不变。由于这种选择性的衰减，信号的上升边退化，带宽降低。

在频域中分析与频率有关的损耗是最简单的。
在频域中理解损耗机理，然后转换到时域来估计对信号完整性的影响。

眼图的定义：

分贝（dB）的定义：Bel表示两个功率比值的对数：Bel=log(P1/P2)，1Bel=10dB。用分贝来描述两个幅度的比值关系，其实描述的是与幅度相关的功率比值的对数。
例如比较两电压波形的幅度：

通常所说的“3dB变化”指功率级加倍，如果变化为下降了50%，dB的变化为

接收端有5种方式的能量损失：
1. 辐射损耗；
2. 耦合到邻近的线条上；
3. 阻抗不匹配；
4. 导线损耗；
5. 介质损耗。

工业上很多术语用于表示传输线的损耗：
1. 损耗：总称，它指有损线的所有方面；
2. 衰减：对传输线上总衰减的度量，功率下降或幅度下降。当以dB度量时，信号总衰减随着线长的增加而线性增加；当输出端电压按比例度量时，输出电压随线长的增加而指数递减。
3. 单位长度衰减：用dB度量，只要传输线参数不变，它就是个常数。

为什么要提出带宽的概念：
有助于激发我们的直觉和洞察互连线的一般性能。

信号的带宽就是幅度比理想方波幅度小3dB（50%）的那个最高频率。

传输线上不同位置的带宽也不相同。

求上升时间：
（RT单位为ns，BW单位为GHz）

经验：沿FR4板上传输线传播的信号，它的上升边以10ps/in的速度增加。

影响眼图质量的因素：
1. 过孔的容性突变；应将过孔设计成小焊盘+大出砂孔；
2. 导线损耗；增加线宽，降低导线损耗。
3. 介质损耗。增大介质厚度，降低介质损耗。

在FR4叠层材料上，为使衰减最小，最优的线条宽度在5mil ~ 10mil之间。

改善眼图质量的措施：
1. 均衡化；预先去掉一些低频分量。
2. 预加重。预先增加一些高频分量。

第10章 传输线的串扰

串扰是四类信号完整性问题之一，指有害信号从一个网络转移到另一个网络。

任何一对网络之间都存在串扰，通常把噪声源所在的网络成为动态网络或攻击网络，而把有噪声产生的网络称作静态网络或受害网络。

从动态网络耦合到静态网络上的总电压与静态网络上原有的电压完全无关。

边缘场是引起串扰的根本原因。减小串扰的最主要途径就是使网络间的距离足够远。

近端串扰（NEXT）：距离源端最近。
远端串扰（FEXT）：距离源端最远。

减小FEXT：
1. 减小耦合长度；
2. 增加上升时间；
3. 加大线条间距。

两条信号线之间加入一条导线可以减小两者之间的互容。这是使用防护布线的基本原理。

静态线上的耦合噪声有4个重要性质：
1. 瞬时耦合电压噪声值和电流噪声值取决于信号的强度。信号电压和电流越大，瞬时耦合噪声值越大。
2. 瞬时耦合电压噪声值和电流噪声值取决于单位长度耦合量（单位长度互容、互感）。导线靠得越近，单位长度耦合量越大，瞬时耦合噪声也增加。
3. 速度越快，瞬时耦合总电流越大。因为速度越快，上升时间的空间延伸就越长，任意时刻发生耦合的区域也越长。？？？？？？？？？？
4. 信号的上升时间不影响瞬时耦合噪声电压值和电流值。虽然上升时间越快，dV/dt越大，但存在dV/dt的耦合线区域越短，并且用来耦合的电容就越小。

串扰受害导线近端的容性耦合噪声变化：
在攻击信号线上，当信号从驱动器输出时，有一些容性耦合电流流入静态线，其中有一半的电流流向静态线的近端，另一半流向远端。流向近端的电流在静态线上产生电压，此电压从0V开始逐渐上升，上升时间等于攻击信号的上升时间。随着攻击信号的前沿向前传播，不断在耦合区域内产生耦合电流，流向受害线近端的电流源源不断，当经过时延TD后攻击信号到达接收端，耦合结束，但是在最后一段耦合区域产生的耦合电流继续流回受害线的近端，经过TD时延后消失。
所以近端的特征就是容性耦合电流上升到一个恒定值并持续2*TD，然后下降到0，其中上升时间等于信号上升时间。

串扰受害导线远端的容性耦合噪声变化：
在攻击信号线上，当信号从驱动器输出时，有一些容性耦合电流流入静态线，其中有一半的电流流向静态线的近端，另一半流向远端。流向远端的电流速度与攻击线的速度一样。随着攻击线向前传播，不断有新的耦合电流产生，因此在饱和长度范围内电流随时间不断增加。经过TD时延，到达远端，此时才会在远端测得电流信号。耦合电流经过端接电阻流向返回路径，在电阻两端产生正向压降。在静态线上耦合电流与dV/dt成比例，所以在静态线远端的噪声电压也与dV/dt成比例，即是电压的微分。
所以远端的特征就是经过TD时延有一个很短的脉冲电压，符号为正，持续时间为攻击信号的上升时间。

经验：信号路径之间的内侧边对边距离应至少为线宽的2倍。可以保证在最坏的情况下（受害导线两边各有两条攻击线同时开关）的串扰小于5%。 （若两信号线的线宽不同又该如何？）

通常使用防护布线可以明显减小串扰，但只有设计和配置正确时，这才是有效的。（防护线两端短路才能显现其最大的好处。

加大间距可以使噪声减小到1/4.
加入防护布线并使其两端短路，噪声就可以再减小1/2.

防护布线影响了攻击线和受害线之间的电场和磁场，最终使电容矩阵元素和电感矩阵元素减小。

经验：短路过孔应该沿防护布线分布开，在信号上升时间的空间延伸里至少有3个过孔。这样保证远端噪声和其负反射重叠在一起，从而使防护布线上的噪声电压相互抵消。
（信号上升时间越短，得到最佳隔离的短路过孔数之间的间隔就越小通常还要折中考虑过孔的费用和应当加入的过孔数，但这只是当隔离度要求很高时才是问题。实际上，增加短路过孔数对受害线上的噪声只有很小的影响。）

使用较小介电常数的材料，可以使布线间距相同时的串扰减小，或者是对相同的串扰指标，可以使布线间距更小。这种方法可以减小电路板尺寸。

串扰会影响受害线中的时延。

减小地弹的方法：
1. 增加返回路径的数量，使它们没有共同的返回路径；
2. 增加返回路径的宽度并减小长度，使之局部自感最小；
3. 将每一个信号路径靠近他的返回路径以便增加他们的互感。

减小串扰的措施：
1. 增加信号路径之间的间距；
2. 用平面作为返回路径；
3. 使耦合长度尽可能短；
4. 在带状线层布线；
5. 减小信号路径的特性阻抗；（如何作用的？可减小边缘场？）
6. 使用介电常数较低的叠层；
7. 在封装和接插件中不要共用返回引脚；
8. 使用两端和整条线上有短路过孔的防护布线。

第11章 差分对与差分阻抗

差分对是指一对存在耦合的传输线。

差分信号传输与单端信号传输相比的优点：
1. 输出驱动总的dI/dt会比单端信号上的大幅降低，从而减少了轨道塌陷和潜在的电磁干扰；
2. 与单端放大器相比，接收器中的差分放大器有着更高的增益；
3. 差分信号在一对紧耦合的差分对中传播时，在返回路径中对付串扰和突变的鲁棒性更好；
4. 因为每个信号都有自己的回路，所以差分信号通过接插件或封装时，不易受到开关噪声的干扰；
5. 使用价格低廉的双绞线即可实现较远距离的差分信号的传输。

缺点：
1. 会产生潜在的EMI。
2. 与单端信号相比，差分信号传输需要2倍数量的信号线。
3. 要理解许多新原理和重要的设计规则。

获得广泛应用的信号模式：低压差分信号（LVDS）。
每路信号电压范围在1.125V~1.375V。

差模信号：差分对中两条信号线的电压差，
共模信号：差分对中两条信号线的平均电压，

当有第二根临近信号线存在时，信号线1的特性阻抗不是一个特定值，它还取决于临近信号线的驱动情况。：
1. 如果信号线2被固定在0电位，阻抗值接近于未耦合时的值；
2. 如果信号线2加相反的信号，阻抗值会降低；
3. 如果信号线2加相同的信号，阻抗值会升高。

无屏蔽层双绞线和屏蔽层半径较大的双绞线的差分阻抗相同。对差分阻抗来说，屏蔽层起不到任何作用。
屏蔽层的一个重要作用在于为共模电流提供了一个返回路径，从而减小了它的辐射效应。

沿差分对无失真传播的信号电压模式对应了差分对被激活的两种特殊状态，称为差分对的模态：
1. 偶模：两线上有相同的驱动电压；
2. 奇模：两线上有相反的驱动电压。

一根信号线的阻抗，当差分对被驱动成奇模时我们称之为奇模阻抗；被驱动成偶模时称之为偶模阻抗。

差分阻抗是奇模阻抗的2倍；
共模阻抗是偶模阻抗的1/2。

差分对两条线的长度差要控制在上升沿空间拓展的20%以内。

经验：如果上升时间为100ps，那么两信号线的最大长度偏差应小于100mil。