数电数字电子钟课程设计.doc

数字电路课程设计报告

课 程 名 称 数字电子技术
设 计 题 目 数字电子钟的设计
所学专业名称 生物医学工程
班 级 090313
学 号 20091206
学 生 姓 名 赵林号
指 导 教 师 程方晓

2011年 12 月 31 日
数字电子技术课程设计报告

一、设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.

二、设计要求

（1）设计指标
① 时间以12小时为一个周期；
② 显示时、分、秒；
③ 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；
④ 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；
⑤ 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
（2）设计要求
① 画出电路原理图（或仿真电路图）；
② 元器件及参数选择；
（3）制作要求：
自行装配和调试，并能发现问题和解决问题。
（4）编写设计报告
写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三、原理框图
1．数字钟的构成
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

（a） 数字钟组成框图
2．晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。如图（b）所示，由ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

（b） CMOS 晶体振荡器（仿真电路）
3．时间记数电路
一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中选择74HC390。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。
秒个位计数单元为１０进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。ＣＰＡ（下降没效）与１ＨZ秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。
秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６进制计数器的电路连接方法如图　２.４所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。

十进制-六进制转换电路
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑ３作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑ２作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。
时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为１２进制计数器，不是１０的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行１２进制转换。利用１片７４ＨＣ３９０实现１２进制计数功能的电路如图（d）所示。

（d）十二进制电路
另外，图（d）所示电路中，尚余－２进制计数单元，正好可作为分频器２ＨZ输出信号转化为１ＨZ信号之用。

4．校时电路

数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。
实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图（f）。

（f）带有消抖电路的校正电路

5．整点报时电路

电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ 、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。
报时电路可选74HC30来构成。74HC30为8输入与非门。

四、元器件
1．CD4511集成块6块
2．CD4060集成块1块
3．74HC390集成块3块
4．74HC51集成块1块
5．74HC00集成块4块
6．74HC30集成块1块
7．10MΩ电阻5个
8．500Ω电阻14个
9．30p电容2个
10．32.768k时钟晶体1个
11．蜂鸣器10个
芯片连接图
1)74HC00D 2)CD4511

3)74HC390D 4)74HC51D

五、各功能块电路图

数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。

（一） 六进制电路
由74HC390、7400、数码管与4511组成，电路如图一。

图一
（二） 十进制电路
由74HC390、7400、数码管与4511组成，电路如图二。

图二
（三） 六十进制电路
由两个数码管、两4511、一个74HC390与一个7400芯片组成，电路如图三。

图三
（四） 双六十进制电路
由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc相连，使其产生进位，电路图如图四。

图四
（五） 时间计数电路
由1个十二进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电路相连即可，详细电路见图五。

图五
（六） 校正电路
由74CH51D、74HC00D与电阻组成，校正电路有分校正和时校正两部分，电路如图六。

图六
（七） 晶体振荡电路
由晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号，电路如图七。

图七
（八） 整点报时电路
由74HC30D和蜂鸣器组成，当时间在59:50到59:59时，蜂鸣报时，电路如图八。

图八
。
六. 总结
在整个课程设计中,我们遇到一些难题,显示器无法正常显示数字,刚开始我们以为是线路接法存在问题,经过仔细检查还是未得到解决.后来猜想是不是显示器本身的问题,拿来万用表,经过检查,果然猜想正确,个别接线柱有问题,但至于导致显示器无法正常显示的原因,后来想起是因为没有串联电阻导致电流过大而引起的,发现问题后,重新接上电阻问题得到了解决,也松了一口气,但是问题一个接一个,显示数字倒是没有问题了,但是数字无法进位,仔细调试了半天还是没有解决,最后反复检查电路,才弄明白原来是较时电路的接法存在一点问题.改正之后问题也得到解决,就这样经过我们的不懈努力,终于初步完成了数字时钟的设计.

参考文献
1. 绳广基编著.数字逻辑电路设计于试验【Ｍ】.上海:上海交通大学出版社,1988
2. 阎石主编.数字电子技术基础【Ｍ】.第五版,北京:高等教育出版社,2006
3. 《中国集成电路大全》编写委员会编.中国集成电路大全ＴＴＬ集成电路【Ｍ】.北京:国防工业出版社,1995
4. 梁宗善主编.电子技术基础课程设计,武汉:华中科技大学出版社,2009
5. 朱定华主编.电子电路测试与试验:清华大学出版社,2004

11
第 页