数字电路逻辑设计习题解答.pdf

CHONGQING UNIVERSITY数字电路逻辑设计 习题解答第一章1.把下例二进制数转换成十进制(1)1100 0101解(11000 1 01)2=1x27+1x26+1x22+lx2=197(2)101101*(1 1000101)2=1 X 27+1 X 26+1 X 22+1 X 2=45(3)0.01101解(0.01 101)2=1x2+1x2-3+1x2-5=0.40625(4)1010101.0011(1010101.001 1)2=1X26+1X24+1X22+lx 20+1x2-3+1X 2、=85.1875(5)101001.10010(101001.10010)2=1x25+1x23+1x20+1x2+1x2”=41.5625弟一早2、把下列十进制数转化成二进制(1)(51)io=(110011)2(2)(136)io=(10001000)2(3)(12.34)io=(1100.0101)2(4)(0.904)io=(0.111001110110)2(5)(105.375)10=(1101001.01100000000)2弟一早4.完成数制转换(3AB6)I6=(?)2=(?)8解(3AB6)I6=(0011101010110110)2=(35266)g(2)(432/7=(?)2=(?)8解(432.87=(010000110010.10110111)2=(2062.556)8(3)(163.27)IO=(?)2=(?)I6解(163.27)io=(1010001 LOI=(A3.4)16(4)(754.31)IO=(?)2=(?)8(754.3 l)l0=(101 111OO1O.O1OO11)2=(1362.23)8弟一早题2-1列出下述问题的真值表，并写出逻辑表达式：(1)有a、b、c三个输入信号，如果三个输入信号均为0或其中一个为1时,输出信号匕=1,其余情况下，输出匕=0。(2)有Q、b、c三个输入信号，当三个输入信号出现奇数个1时，输出匕=1,其余情况下，输出L=0。(3)有三个温度探测器，当探测的温度超过60cC时，输出控制信号为1；如 果探测的温度低于60霓时，输出控制信号为0,当有两个或两个以上的温度探测 器输出1信号时,总控制器输出1信号，自动控制调控设备，使温度降低到60七 以下。试写出总控制器八的真值表和逻辑表达式。y t(a,6,c)=a b c+a b c+a b c+a b c=m(0,l,2,4)Y2(a 9c)=a b c+a b c+ab c+abc=“1,2,4,7)Y(a,c)=abc+abc+ab c+abc=m(3,5,6,7)弟一早2.用真值表证明下列等式:(1)AB+AC+BC=(A+C)(A+B)证明当A,B,C取值在000111变化时，左式和右式的逻辑值如表2.5.2所示，左式=右式。表 2.5.2abc左右0000000111010000111110000101001101111111弟一早(2)AB+AC+BC=ABBCAC证明当A,B,C在所有取值组合下左式和右式的逻辑值如表2.5.3所示，由真值表知,左式=右式。表 2.5.3abc左右0001100111010110110010011101001100011100弟一早(3)ABC+ABC+ABC=BC ABC+AC ABC+AB ABC证明当A,B,C在所有取值组合下左式和右式的逻辑值如表2.5.4所示，由真值表知,左式=右式。表 2.5.4abc左右0000000100010000111110000101111101111100(4)AB+AC+BC=ABC+ABC证明当A,B,C在所有取值组合下左式和右式的逻辑值如表2.5.5所示，由真值表知,左式=右式。表 2.5.5abc左右00011001000100001100100001010011000111113,直接写出下列各函数的反函数表达式及对偶函数表达式:(1)F=(AB+C)D+EBF*=(A+B)C+DE+BF=(+5)C+5+5(2)F=AB(C+D)BCD+B(C+D)F*=7+8+C0+(8+G+万)(8+)F=T1+B+CD+(5+C+Z)(B+CD)(3)F=C+AB AB+CF*=c(2+片+7+B)E=1F=C(7+1+)C=I(4)F=48+CD+8C+D+CE+8+F*=(N+8)C+48+C万+(C+E)BE F=(+B)C+DB+CD+(C+E)BE4.用公式证明下列各等式:(2)AC+AB-ACD+BC=A+BC证明左式=4(8+C)+8C+4CD=48C+8C+4a)=4+48+80=7+8。=右式(3)BCD+BO)+ACD+ABCD+ABCD+BCD+BCD=BC+BC+BD左式=(BCD+ABCD)+(BCD+BCD)+(ACD+ABCD)+BCDBC(D+AD)+BD+(+A5)CD+CD=BCD+ABC+BD+ACD+BCD+BCD=BCD+BCD+ABC+BD+ACD+BCD=BC+ABC+BD+ACD+BCD=庆+80+ACD 侈项式)+BCD=BC+B(D+CD)=BC+Be+BD=右式弟一早7.写出下列各式F和它们的对偶式、反演式的最小项表达式:F=ABCD+ACD+BD解 经配项把F化成最小项表达式，在用例2.3.6的方法求解。F(A,B,C,D)=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD=m(4,6,ll,12,14,15)F(A,B,C,D)=Zm(0,l,2,3,5,7,8,9,103)F*(A,B,C,D)=m(2,5,6,7,8,10,12,13,14,15)C、F的反演式包含F以外的其:他最小项。2、假设F的反演式中含有编号 为i的最小项，那么F的对偶式 相应的包含编号为（2n-l-i的最小项y弟一早(2)F=AB+AB+BC解经配项把F化成最小项表达式 F(A,B,C)=ABC+ABC+ABC+ABC+ABC=(234,5,7)F(A,B,C)=m(0,l,6)F*(A,B,C)=m(l,6,7)(3)F=AB+C+BD+AD+B+C 解 原式=(屈彳+BDRA+D)+BC=(AC+BC+BD)(A+D)+BC=ABC+AD+ACD+BCD+BD+BC经配项把F化成最小项表达式F(A,B,C,D)m(l,5,6,7,8,9,13,14,15)F(A,B,C,D)=Em(0,2,3,4,10,11,12)F*(A,B,C)=m(3,4,5,11,12,13,15)弟一早8.用公式法化简下列各式(1)F=AK+ACD+AC解 jt=A(BC+C)+ACD=AB+AC+ACD=AB+C(A+AD)=AB+AC+CD(5)F=AC+BC+B(AC+AC)解 原式:(AC+SC)(n+AC+同)=A0C+BC+AC=BC+AC(3)F=(A+B)(A+B+C)(A+C)(B+C+D)解 F*=B+ABC+AC+BCD=AB+AC+BCD=AB+ACF=(F*)*=(A+B)(A+C)9.用图解法化简卜列各函数(2)尸=(a,/),c,d)=Zi(0,1,3,5,6,8,10,15)填入卡诺图(图2.5.4)中.经画阳I合并得F=abc+abd+acd+abd+abed+abed 或F=bed+abd+acd+abd+abed+abedAN 弟一早(5)F=(a,b,c,d)=Z m(O,l,4,7,9,10)+6/(2,5,8,12,15)填入卡诺图（图2.5.7 中，经画圈合并得F=bc+ac+bd+bcd第二章(8)F(a,b,c,d)=口 Af(1,3,9,10,11,14,15)填入卡诺图（图2.5.10 中，经画圈合并得F=(b+d)(a+c)第二章尸(也 c,d)=2(1，2,3,4,5,7,8,10,12,13,14,17,19,20,21,22,23,24,26,28,29,30,31)解令a=0和a=l两种情况构造两张四变量卡诺图，并将逻辑函数填入图2.5.12中，经合并得/=0 4=1（方案I（方案2 F=ABCD+CDBE+BE+ACF=ACDE+CD+BE+BE+AC最小项表达式 换成最大项怎 么做？最简与-或式方案1最简与-或式方案2第四章题4-1写出图P4-1所示电路的逻辑函数表达式。逻辑函数表达式为：y,(4,B,C)=48C+(A+8+C)加+4C+、C=7(1,2,4,7)匕(4,B,C)=4B+4C+BC=m(3,5,6,7)第四章题4-2写出图P4-2所示电路的逻 辑函数表达式，其中以S3、S2、S、S。作为控 制信号作为数据输入，列表说明输出 y在S3 S0作用下与4、3的关系。逻辑函数表达式为：y（4,8,S3，S2，SS。）=48s3+ABS2fiSl+BS0+4第四章电路的真值表为:S3 2 S|S。0 0 0 00 0 0 1S3 2 S|S。Yy=i4=4 _y=l(g)4+8=4+BYS3 S2 S,5。0 0 100 0 11S2 S sYy=1B+4=4+8 r=io=1Y0100y=诵 4=,43110 1Y=AA+8=4+80101Y=ABA+B=B110 0一“口YAA=00110y=病2+410 11Y=4B0=AB0111y=漉。+B10 10Y=AB)B+A=211111110y=400=4y=彳B+4=4+B10 0 110 0 0Y=AB A+B 二月 5YABA=4+8第四章题4-3分析图P4-时，yL匕的函数表达式。4 .，一,”-j:丁L为 4TL4T V r-=j TG _L 上:;U Q一 TG _ _1 D L_W P-J-8Mp l卜一-/Cx3所示电路，写出COM尸=O,Z=1及COM尸=1,Z=O 列出真值表，指出电路完成什么逻辑功能。二“；一 一&J5r*3 丁-r.k室 purur icTG_!4 个 I _ _一 j i T：A 一千忙H 叫点上PL I T臭里丁 COMS传输门的逻辑符号C=l./C=0导通 C=0./C=l截止第四章题表4-3 题4-3所示电路的真值表COMP Z叫TG4TG57c6TG.TG、匕匕匕X1XXXXXX000000截止导通截止导通截止导通4A10导通截止导通截止导通截止尸注Q注42注意:经分析可得内部节点岭空式为P=A4A3A2,Q=儿3 从2当COMP=0 或。MP=x、z=l时，输出匕丫3匕匕被清零。当COMP=o.z=o时，儿儿儿儿并行输出到匕丫3y2匕。当COMP=1、Z=0时，匕=4人次占=44、丫2=42、匕=4。解将F填入卡诺图，并对，”格圈圈合并，如图4.5.6所示，得到最简与或式为F=ab+bc+acd+abd+acd两次取反F=abbc-acdibdd第四章(4)尸(4bcd)=Zm(0,l,4,7,9,10/3)+Zd(2,5,8,12,14/5)解将F填入卡诺图，并对“1”和“X”格圈圈合并F=c+bd+ad两次取反，得F=obdadZd(2,5,8,12,14,15)=05在既有原变量输入，又有反变量输入条件下，用或非门设计实现下列逻辑函数的组合电路。F(a,b,c)=Zm(0,l,2,4,5)解F填入卡诺图，并对“0”格圈圈合并F-(a+b)(b+c)两次取反，得第四章(3)尸(a,b,c,d)=Zm(2,5,8,12)+Zd(3,9,10,11,13)解对图4515进行圈”0”合并得F=(b+c)(+c+d)(b+d)两次取反，得F=b+c+a+c+d+b+d第四章8.已知输入信号a,b,c,d的波形如图4518所示，选择集成逻辑门设计，实现产生输出F波形 的组合电路。m_n_ _n_nr_WLd_iLOI ULTL第四章序:号abcdF序号abcdF000000810001100 010910011200101101010130011111101114010001211001501010131101160110114111017011101511110第四章F=ac+bc+cd圈1可得：与-或式再两次取反，得与非-与非式 再去中间的反号，得或-与非式 再去大的反号，得或非-或式圈0可得：F=a c b c c dF=(a+c)(6+c)(c+/)或-与式 再两次取反，得F-a+c+b+c+c+dF=(a+c)(b+c+d)或非-或非式 再去中间的反号，得F=a+c+b+c+d第四章与或非式 F=a c+bed再去大的反号，得与非-与式 F=a c bed圈1格，但1格不得重复使用，可得：最简异或式F=a c b c be d做变换，得_ _F=(a c)(be)(be d)=(a(lec)(li)c)(6c(l=。6=4 口=5=1,Dj D；=0_面出用8进1数据选择器实现本逻辑函数的电路如图4534所示。第四章第四章(2)F(g6,c,d,)=:加(1 岛 347,8,10,13,14,17,19,2。,21.23,24,26,28,30,31)解将原式展开F=ab c de+。bcd。+a A cde+a 5cH +abcde+cbc d o+abcde+abcde+abcde+c d.+ab cde+abed e+abcde+abcde+obc d,十 abcde+abcS e+abcde+abcde8选1选择器的地址端只能接纳3个变量，我们将a,b,c相月的乘积项合并.得F=a5c(rf+e)+ar(rfe)+3&?ee)+怎左+岳 Q+e)+血(d+，)把逻辑变量a,b,c与8选1数据选择器的地址端444相连，并将上式与数据选择器的 逻辑函数对比，有D.=d+。Di=d0e*n=2.D)s e第四章A=e，.Ds=De=e，Q=rf+e用数据选择器实现此逻辑的电路如图4 5 35所示。3D20试利用一片二一十进制译码器。接成1位全减器（即1位带借位输入的二进制减法电路），可以附加必要的门电路。解 假设1位全减器完成A减去B,借位输入（低位向本位的借位）为C,o借位输出（本位向高位的借位）C0o本位相减结果为F,列出1位全减器的功 能如表456所示。写出F和Co的最小项表达式第四章F=ABC,+ABC 4-ABC,+ABC,=ABC,ABCk ABCf ABC.G=ABC,+ABCt+ABC+ABC；=Cg ABC.ABC；ABC；可以将二一F译码器的低3位地址线*分别与A,B.Co连接.高位地址钱4接地，由此得到的1位全减器电路如图4.5.47c题5-3分析图P5-1所示两个与或非门 构成的基本触发器，写出其状态方程、真值表及 状态转移图。列状态转移真值表CPSRQ说明0XXXQJ.保持100001保持100110101001同步置0101101110010同步置11101101110000不确定（禁用、不允许）11110.0*CP回到0后Q不确定）r弟立早画出次态的卡诺图推出状态方程Qi=S+RQ CP=1 时）约束条件:SR=0 I。*”二。（。p二0 时）状态转移图第五章 国题5-4试说明描述触发器逻辑功能的几种方法，分别叙述D触发器J-K触发器、R-S触发器、r触发器的逻辑功能。解：描述触发器逻辑功能的方法，首先有中文文字叙述描述法，对于确切地说明 其功能，这是必不可少的描述法。其他有8种：(1)逻辑电路图或逻辑符号描述法。(2)状态转移真值表(或简化的状态转移真值表描述法)。(3)次态卡诺图描述法。.1(4)特征方程(状态方程)描述法。(5)状态转移图描述法。(6)激励表(驱动表)描述法。(7)工作波形图描述法。(8)VHDL描述法。下面分别叙述D触发器J-K触发器、R-S触发器、7触发器的逻辑功能。(1)。触发器。凡是逻辑功能符合题表5-4(la)具有置。、置1功能的电路，都称为D触 发器(DFF)。触发器特征方程(状态方程)0皿=。T5-4(1)。触发器状态转移真值表见题表5-4(la),激励表见题表5-4(1b)。题表5-4(la)。触发器状态转移真值表 题表5-4(lb)。触发器激励表D0Q说明Q2D说明000置。000置0010011置11011100置0111111置1r弟五早。触发器的逻辑符号、状态转移图、工作波形图如图T5-4(l)(a)、(b)、(c)所示。(b)1 2 3 4 5cp-rLTLTU-LTLQQ图 T5-4(1)(2)触发器。凡是逻辑功能符合题表5-4(2a)具有置0、置1、翻转、保持功能的电路，都 称为J-K触发器(JKFF)。/-K触发器特征方程(状态方程)二处+KQ”T5-4(2)J-K触发器状态转移真值表见题表5-4(2a),激励表见题表5-4(2b)。题表54(2a)触发器状态转移真值表 题表5-4(2b)J-K触发器激励表JK说明QJ Q-iJ K说明00保持000X保持或置00 1。:置0011X翻转或置119 J11置110X1翻转或置011 1 Qn翻转11X0保持或置1第五章J-K触发器的逻辑符号、状态转移图、工作波形图如图T5-4(2)(a)、(b)、(c)所示。图 T5-4(2)第五章(3)R-S触发器。凡是逻辑功能符合题表5-4(3a)具有置。、置1、保持功能的电路，都称为K-S触发器(SRFF)。夫-S触发器特征方程(状态方程)=s+s/e=oT5-4(3)R-S触发器状态转移真值表见题表5-4(3a),激励表见题表5-4(3b)。题表 5-4(3a)R-S触发器状态转移真值表SRQT说明00保持010置。101置111r不确定题表5-4(3b)/?-5触发器激励表SR说明00X保持或置00110置11001置。11X0保持或置1弟五早R-S触发器的逻辑符号、状态转移图、工作波形图如图T5-4(3)(a)、(b)、(c)所示。图 T5-4(3)(4)T触发器。凡是逻辑功能符合题表5-4(4a)具有保持和翻转功能的电路，都称为丁触 发器(TFF)。触发器特征方程(状态方程)Qf T5-4(4)7触发器状态转移真值表见题表5-4(4a),激励表见题表5-4(4b)。题表5-4(4a)T触发器状态转移真值表TQ说明02.8r弟立早图 T5-5(1)r弟立早CP由I负向跳变至。时，在这一时刻从触发器接受主触发器的状态。假设三极管储和T2开关的延迟时间为0.5%，因此，从CP由1负向跳变至 开始，至触发器状态转移完成,需经历2.5%时间，这就要求CP:0的持续期%PL 2.5%。在CP=0期间，主触发器已被封锁，所以人K信号可以变化。触发器的工作频率：为了保证触发器可靠地发生状态转移，时钟CP信号 的最高工作频率为九 W-=(T5-5a)*%PH+“CPL 5.3 J必须指出，上述讨论允许最高工作频率时，未考虑负载电容的影响。(2)维持-阻塞触发器的脉冲工作特性。以图T5-5(2)(a)所示维持-阻塞0触发器为例说明其脉冲工作特性。维持-阻塞。触发器的工作分两个阶段，在CP二。时，为准备阶段；。尸由0至1 正向跳变时刻为状态转移阶段。为了使如图T5-5(2)所示维持-阻塞。触发 器电路能可靠工作，要求：从CP由1下降为0开始进入准备阶段：CP=0后，经过与非门C、E的传r弟立早输延迟时间.，使界、刈均变为1并同时经过反馈线，打开了与非门F和G,准 备接受新的数据。；在。尸由0正向跳变至1之前，门F和G输出端a和6应建 立起稳定状态，这需要经历两个与非门的延迟时间，称为数据D的建立时间%+sei=3%0(T5-5b)在C尸由0正向跳变至I后进入状态转移阶段，CP脉冲上升沿到达后,要达到维持-阻塞作用，必须经过门C、E的传输延迟时间，使或或K由I变为 0,这需要经历一个与非门延迟时间。在这段时间内，输入激励信号D也不能 发生变化，将这段时间称为输入数据D的保持时间”儿=1 J。从CP由0正向跳变至1开始，直至触发器状态转移完成稳定于新的状态,需要经历5；）或刈信号的建立及经历基本触发器状态翻转时间，这样一共需要 经历3%的时间，因此要求CP=1的维持时间必须大于3%,即tCPH 3%。(a)r弟立早图 T5-5(2)r弟立早为了使维持-阻塞。触发器稳定可靠地工作，CP脉冲的工作频率应 满足Apm.x-=77-(T5-5c)lCPL 十%PH UCpd对输入端数据D的要求：从上面分析可以看出，在CP由。至1上升沿到 达之前2小时间内和前沿到达之后1%时间内，。输入信号不能发生变化,也就 是说，在这段时间内对。信号敏感，如图T5-5(2)(b)所示。(3)边沿触发器的脉冲工作特性。以图T5-5(3)所示下降沿触发的J-K触发器为例说明其脉冲工作特性。图 T5-5(3)r弟立早假设基本触发器的翻转延迟时间为2%,门G和H瞥均延迟时间大于 2%。在CP信号下降沿到达之前，必须建立8=逆灭，右=方，所以CP=1的特 续时间应大于2%,且在这段时间内J、K信号要保持稳定，不能发生变化。在 CP信号下降沿到达之后，为了保证触发器可靠翻转，。尸二的持续期也应大于 2%。这样，触发器的最高工作频率(W-(T5-5d)J Crmax,Af%PL 干 4CPH由于图T5-5(3)所示下降沿触发器只有在CP信号下降沿到达之前,g和九信 号建立时间内对输入激励信号人K敏感，而在下降沿到达以后，CP二即封锁 了门G和HJ、K不需要保持，因此，这种触发器的抗干扰性能强，工作速度也 较高。,r弟立早题5-7主从J-K触发器的输入端波形如图P5-3所示，试画出输出端 的工作波形。CP_I I_II_II_II_|即U取 LJJUI_I LRK L n_n r图 P5-3r弟立早解：这是一个带有异步复位端RD、异步置位端叉、同步置位端人同步复位端K 的主从J-K触发器。CP高电平期间，从触发器保持不变，主触发器开通并接 收输入信号，画波形时要考虑到主触发器的信号波形，且主触发器有“一次翻转 特性”；当CP下降沿来到，主触发器的输入门被封锁而处于保持状态，从触发器 接受主触发器的信号更新状态。对应于图P5-3的工作波形如图T5-7所示。r弟立早题S-8维持-阻塞。触发器的输入端波形如图P5-4所示，试画出输出端的工作波形。设。初态为0.,解:设维持-阻塞。触发器Q初态为0,对应图P5-4所示输入端波形，其输出 端的工作波形如图T5-8所示。cp._n_n_rLTLrLn_ cp_rLTLn_rLn_rL I I I i 图 P5-4 Q图 T5-8题5-9边沿（下降沿）触发的J-K触发器输入端波形如图P5-3所示,试画出输出端工作波形。解：输出端工作波形如图T5-9所示。图 T5 一9弟八早1.时序逻辑电路有什么特点？它和组合逻辑电路的主 要区别在什么地方？答：时序逻辑电路的功能特性是具有记忆功能，即电 路在某一时刻的输出不仅取决于这一时刻当前的输 入，而且还与电路历史状态有关。时序逻辑电路在 结构上由组合电路和存储电路两部分组成，而且在 储电路至少有一个至少有一个输出祚为组合逻辑电 路的输入，组合电路的输出至少有一个作为存储电 路的输入。组合逻辑电路的功能特性是不具有记忆功能，即 电路在某一时刻的输出仅仅取决于这一时刻当前的 输入，而与电路历史状态无关，组合逻辑电路由门 电路组成，不含触发器。弟八早2分析下图的突击功能，写出电路驱动方程、状态转移方程和输出 方程、画出状态转移图，说明电路是否具有自启动特性电路驱动方程：力=1,J2=QinQ；n,J3WQ1%Ki=l,K2=Q/QH Ks=Qi%状态转移方程:Q产.CP5 Qin+1rfQin Q3nQ2n+/(Qin Q311)Q：n,CPL QirfQQ:11 Q3n+Qin Qs11B CPIP弟八早偏离 状态Q3 nQ2nQinQ3n+1Q2n+1Qln+1000001001010010011 4011i00100i01101i10110i11111010J有效 状态状态转移表状态转移图电路的功能是：具有自启动特性的模6加法计数器弟八早3分析下图的突击功能，写出电路驱动方程、状态转移方程和输出 方程、画出状态转移图，说明电路是否具有自启动特性电路驱动方程：J1=1,J2=Q；n,K1=l,K2=l,Ks=QE a%状态转移方程：Qw*川YPLQin+1rfQ3n Q?n,Qin 1001,即十进制，因此J:九二1：10,当“的频率 为10 kHz时，则输出/=1.00 kHz,将其他的情况 分析后，填入频率控制真 值表,如加表6-29所示。题表6-29 图P6-12所示电路的频率控制真值表CT54147 输入CT54147 输出CT54160的输入频率比 f fcr输出频率“kHzABCDEFGHIA，4 A，6，8，9r,Y2 ft L4 7%11111111111110 0 0 01：10LOO0 1111111111100 0 0 1I：91.11x 0 1 1 1 1 1 1 1110 10 0 101：81.25x x 0 1 t 1 1 1 1110 00 0 111：71.43x x x 0 1 1 1 1 110 110 10 0I 1：61.67xxxxOllll10 100 10 11：52.00 xxxxxOl 1 110 0 10 1101：42.50 xxxxxxOl 110 0 00 1111：33.33xxxxxxxOl0 11110 0 01：25.00 xxxxxxxxO0 11010 0 10:10弟八早题6-36试用中规模集成十进制同步计数器CT54160,设计一个三百六十 五进制的计数器，可以附加必要的门电路。图6-3-22采用3片CT54/74160同步二-十进制计数器构成853计数分频电路弟八早题6-37设计一个时序电路，只有在连续两个或两个以上时钟作用期间 两个输入信号X和X2一致时，输出信号才是1，其余情况输出为。AND2(a)(b)图 T6-37