数字电子技术实验原理.docx

数字电子技术实验原理
实验2 晶体管性能测试及开关特性研究
实验原理
1．万用表测量半导体二极管
半导体二极管和三极管是最基本和用途最广泛的电子器件。二极管的基本特性是具有单向导电性，二极管正向偏置时，表现出一个几百欧姆的电阻；当二极管反向偏置时，呈现近似无穷大电阻。两者测量的阻值相差越大，半导体二极管的性能越好。二极管的分类有整流二极管、检波二极管、开关二极管、肖特基二极管、稳压二极管、发光二极管等，不同种类的二极管其应用场合不同。
普通小功率二极管的封装一般为玻璃封装和塑料封装。它们的外壳上均有表示阳极和阴极的标记，标有色道（一般黑色外壳二极管为白色道标记；玻璃外壳二极管为黑色或红色标记）的为阴极极，另一端为阳极；对于贴片二极管，俯视时有色线的一端是阴极极，另一端是阳极。对于发光二极管，管脚长的是阳极，短的是阴极。
对于无标记或标记不清楚的二极管，可以采用万用表来进行判别。如果使用指针式模拟万用表，首先将万用表置于电阻档“R×100”或“R×1k”处，将万用表的红、黑两表笔接到二极管的两端进行测量其电阻，记下测量结果；然后将万用表的两表笔对调，再次测量二极管的电阻，若两次测量结果相差很大，说明二极管是好的，并且测量电阻小的那次黑表笔所接的二极管一端是二极管的阳极。
如果使用数字万用表测量二极管，可以直接将数字万用表量程开关打在“”处，将二极管的两端分别接到万用表的红、黑表笔，观察显示屏上的显示数字，正确显示二极管导通数值的那次测量，红表笔对应的是二极管的阳极。普通硅二极管导通压降为0.7V左右，锗二极管正向压降为0.3V左右，肖特基二极管正向压降为0.4V左右，发光二极管导通压降比较高，且不同颜色的发光二极管导通压降（红色1.5-1.8V、绿色1.6-2.0V、黄色1.6-2.0V、兰色2.2-2.5V、白色3.2-3.6V）不同，对于正向导通压降大于2V以上的发光二极管，有的数字万用表不能直接显示其导通压降数值。
2．万用表测量半导体三极管
半导体三极管种类非常多，按其结构分为NPN型和PNP型两大类。三极管的主要特性是具有放大作用，即当外加偏置电压使三极管发射结正向偏置，集电结反向偏置时，三极管的集电极电流是其基极电流的β倍，一般小功率三极管的β范围是50~200。根据三极管的结构特点可使用万用表对其性能做简单的测量。
（1）三极管类型和基极的判定
可以把BJT的结构看作是两个串接的二极管，如图2.1（a）所示。由图可见，若分别测试be、bc、ce之间的正反向电阻，只有ce之间的正反向电阻值均很大（ce之间始终有一个反偏的PN结），由此即可确定c、e两个电极之外的电极是基极b。然后将万用表的黑表笔接基极，红表笔依次接另外两个电极，测得两个电阻值，若两个电阻值均很小（PN结的正偏电阻），说明是NPN管；若两个电阻值均很大（PN结的反偏电阻），说明是PNP管。

（a） （b）
图2.1

（2）三极管集电极和发射极的判定
利用BJT正向电流放大系数比反向电流放大系数大的特点，可以确定e极和c极。
如图2.1（b）所示，将万用表置欧姆档。若是NPN管，则黑表笔接假定的c极，红表笔接假定的e极，在b极和假定的c极之间接一个100kW的电阻（亦可用人体电阻代替），读出此时万用表上的电阻值，然后作相反的假设，再按图2.1（b）接好，重读电阻值。两组值中阻值小的一次对应的集电极电流较大，电流放大系数较大，说明BJT处于正向放大状态，该次的假设是正确的。
对于PNP管，应将红表笔接假定的c极，黑表笔接假定的e极，其他步骤相同。
（3）三极管性能的测量
测量三极管的性能最好的方法是利用晶体管特性图示仪测量，它可直接将三极管的特性曲线显示在屏幕上，从中可以测量出三极管的电流放大倍数、穿透电流、击穿电压等指标。使用万用表也可以粗略的判定三极管的性能，例如对NPN型三极管电流放大倍数的估计是先将三极管的基极开路，黑表笔接集电极，红表笔接发射极，测量其电阻并记下，然后用手将基极与假设的集电极捏紧（三极管两只管脚不能短接），观察表头指针的摆动幅度，其幅度越大，电流的放大倍数越高。
需要说明的是以上测量三极管都是采用模拟式指针万用表，若采用数字式万用表，则红、黑两测试表笔正好与指针式万用表相反。另外用数字万用表测量三极管的电流放大倍数β非常简单，只需将量程开关置于hFE处，把三极管插入对应管型插座中，三极管的β值将直接显示出来。

3．二极管的开关特性
在数字电路中，二极管常工作在开关状态。当二极管从导通到截止或从截止到导通所表现出的特性就是其开关特性。
在图2.2所示的电路中，Ui是一开关信号，当Ui从UIH突变到UIL时，二极管并不立即截止，而是要经过存储时间ts、下降时间tf之后才截止。在ts期间二极管是导通的，其电流近等于；下降时间tf是二极管由导通到截止的时间，经过tf之后，二极管才截止。toff=ts+tf 称为二极管的关断时间也称反向恢复时间。toff与器件的结构、材料有关，也与正向导通电流和反向电流有关。
当Vi从UIL突变到UIH时，二极管并不立即导通，而是要经过导通延迟时间td、上升时间tr之后才导通。ton=td+tr称为二极管的开通时间。Ton与器件的结构、材料有关，也与正向驱动电压有关。二极管的关断时间是影响其开关速度的主要因素。

图2.2
4．晶体三极管的开关特性
（1）三极管的工作状态
三极管在电路中正常的工作状态有截止、放大和饱和三种状态。对于图2.3所示的电路，当电路参数确定后，改变输入电压的大小，则可使三极管工作在不同的状态，从而得到不同的输出电压值。
① 截止状态。当输入电压减小使三极管的发射结偏置电压小于其死区电压（硅管约0.5V，锗管约0.1V）时，三极管截止。即 ，，。
② 放大状态。增大输入电压Vi，使三极管发射结正向偏置，集电结反向偏置，三极管则处于放大状态，此时 ， 。
③ 饱和状态。继续增大输入电压Vi，使三极管的基极电流大于其临界饱和值时，三极管处于饱和状态，该电路的临界基极饱和电流值为 。三极管饱和时输出电压 。
（2）三极管的开关特性
三极管的开关特性是指它从截止到饱和导通或从饱和导通到截止的转换过程，而这种转换需要一定的时间才能完成。在图2.3所示电路中，输入一个方波信号（大小在-V1到+V1之间变化）。当Vi从-V1上跳到+V1时，集电极电流iC要经过一定的时间才能达到最大值饱和电流ICS，td是延迟时间，它是从Vi上跳开始到iC上升到0.1ICS所需要的时间；tr称为上升时间，它是iC从0.1ICS上升到0.9ICS所需要的时间。ton=td+tr称为三极管的开通时间。
当Vi从+V1下跳到-V1时，集电极电流也是要经过一定的时间才下降到零，ts是存储时间，它是iC从ICS下降到0.9ICS所需要的时间；tf是下降时间，它是iC从0.9ICS下降到0.1ICS所需要的时间。
toff=ts+tf称为三极管的关断时间。ton和toff统称为三极管的开关时间，开关时间越短，其开关速度也就越高，提高开关速度的措施一般有两个，一是选用开关时间短的管子，二是设计合理的电路。

图2.3

实验3 集成门电路的参数测试
实验原理
TTL和CMOS集成电路是目前生产量最多、应用最广泛、通用性最强的两大主流数字集成电路，要正确应用它们，首先要熟悉它们的主要参数。
1. TTL与非门电路的主要参数
（1）静态功耗PD 。指与非门空载时电源总电流与电源电压的乘积，即

式中ICC为与非门的所有输入端悬空，输出端空载时，电源提供的电流。
（2）输出高电平VOH 。指有一个及以上输入端接地时输出端电压值，一般空载时VOH≥3.5V；当输出带拉电流负载时，输出VOH下降。对于74LS00产品规范规定，输出高电平的最小值（即标准高电平）等于2.7V；对于7400产品规定输出高电平的最小值为2.4V。
（3）输出低电平VOL 。指全部输入端接高电平或悬空时输出端的电压值，一般空载时，输出电压值比较低。当输出带灌电流负载时，输出VOL将上升。产品规定输出低电平的最大值（即标准低电平）等于0.4V。
（4）输入低电平电流IiL指某输入端接地，其余的输入端悬空，输出端空载时，流出该接地输入端的电流。
（5）输入高电平电流IiH 指输入端一端接高电平（VCC），其余输入端接地时，流过那个接高电平输入端的电流。一般IiH非常小。
（6）扇出系数N 扇出系数是表示带负载能力大小的指标，指驱动同类门电路的个数。由于TTL门电路的IiL比IiH大的多，因此测试时使门电路输出为低电平，其最大允许灌电流负载电流为IoL，则扇出系数为 。
（7）开门电平VON 从与非门的电压传输特性曲线上规定，输出为标准低电平电压（0.4V）时，对应的输入高电平的电压值称为开门电平VON。一般VON＜1.8V。
（8）关门电平VOFF 从与非门的电压传输特性曲线上规定，输出为标准高电平电压（对于74LS00，2.7V）时，对应的输入低电平的电压值称为关门电平VOFF。
（9）平均延迟时间tpd 是表示门电路开关速度的指标。当与非门输入为一方波时，其输出波形的上升沿和下降沿均有一定的延迟时间，输入、输出波形如图3.1 ，平均延迟时间表示为

图3.1

2. CMOS与非门的主要参数
（1）电源电压+VDD。 普通CMOS门电路的电源电压VDD范围较宽，一般在+5~+15V之间均可工作。
（2）静态功耗PD 。指在输入全部接高电平时，电源电压与电源总电流的乘积，与TTL门电路相比CMOS门电路的静态功耗非常低。但当输入脉冲时，其动态功耗将随着输入信号频率的增加而增大。
（3）输出高电平V0H 。 CMOS门电路的输出高电平电压值比较高，近似等于电源电压值。
（4）输出低电平V0L 。 CMOS门电路的输出低电平电压值比较低，近似等于0V。
（5）开门电平VON 。 CMOS与非门的传输特性曲线很陡，在输入电压uI近似等于VDD/2处附近接近一条垂线，其开门电平接近等于VDD/2。
（6）关门电平VOFF 。 CMOS与非门的关门电平比较高，几乎靠近VDD/2。
（7）扇出系数N 。 由于CMOS门电路的输入短路电流IiS和输入高电平电流IiH极小，所以静态时CMOS驱动同类门的个数几乎不受限制。但CMOS门电路在高频工作时，其后级门电路的输入电容将成为主要负载，扇出系数将受到限制。
（8） 平均延迟时间tpd 。普通CMOS门电路的延迟时间比TTL门电路的要长，但高速CMOS的延迟时间和TTL电路相当。
实验4 组合逻辑电路测试与设计
实验原理
逻辑电路在任何时刻的输出，仅取决于该时刻各个输入变量的取值，这样的逻辑电路称为组合逻辑电路。
组合逻辑电路的分析就是在给定逻辑电路的情况下，列出该电路的真值表，从而判定出该电路实现的功能。
组合逻辑电路的设计就是根据逻辑功能的要求，设计出实现该功能的合理电路，其基本设计步骤为：
1. 逻辑抽象
根据设计任务分析设计要求，确定输入、输出信号及它们之间的因果关系。一般用大写的英文字母表示输入信号简称输入变量，表示输出信号者简称输出函数。
2. 列真值表
首先给变量和函数进行赋值，即用0和1表示信号的状态。然后根据逻辑任务把输入变量的所有取值的组合以及对应的函数值，以表格的形式列表。
3. 逻辑化简
根据真值表利用公式法或卡诺图进行化简，并根据实际选用集成门电路的类型变换逻辑函数表达式的形式，例如“与—或”表达式、“与非—与非”表达式、“或非—或非”表达式等。
4. 画逻辑电路图
根据化简后的逻辑表达式，画出采用标准集成器件的逻辑电路图。
设计举例 设计一个3台电机运行监视电路，要求符合下列条件之一不报警，A开机时，B、C两电机必开；B开机时，C电机必开；C电机可单独开机；A、B、C三电机均不开机。除此之外要求监视电路要发出报警信号。是采用两输入端与非门实现该逻辑电路。
解 1. 逻辑抽象
输入信号是3台电机的工作状态，输出信号是故障指示灯的状态。A、B、C分别表示3台电机，Y表示报警信号。规定电机开机为1，停机为0；有报警信号输出为1，无报警信号为0。
2. 列真值表
该逻辑电路的真值表如表4.1 所示。

表4.1

A B C
Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

0
0
1
0
1
1
1
0

3. 逻辑化简
由真值表画出该逻辑问题的卡诺图如图4.2 所示。其最简的“与—或”表达式为

图4.2

4. 画逻辑电路图
首先进行逻辑表达式变换，该电路的最简的“与非—与非”表达式为

由2输入端与非门实现的逻辑电路图如图4.3 所示。

图4.3
5. 实验验证
根据选定的集成电路器件，按照设计出的电路安装并进行逻辑功能测试，观察电路设计的正确性。

实验5 集成编码器、译码器功能测试及应用

实验原理
1. 编码器
用文字、数码等字符表示特定对象的过程称为编码。在数字系统中，一般用多位二进制数码的组合对特定含义的信号进行编码。完成编码功能的逻辑电路称为编码器。对每一个有效的输入信号，编码器将产生唯一的一组二进制代码与之对应。常用的编码器有二进制编码器和二—十进制编码器。
（1） 二进制编码器
用n位二进制代码对2n个信号进行编码的电路称为二进制编码器。例如3位二进制编码器就是把8个输入信号编成对应的3位二进制代码输出，所以也称8—3线编码器。在二进制编码器中，用途最广泛的还是优先编码器，优先编码器允许几个信号同时输入，但是电路只对其中优先级别最高的输入信号进行编码，级别低的输入信号将不起作用。
74LS148是一种常用的集成8—3线优先编码器。图5.1是74LS148的逻辑符号图。为编码输入端，低电平有效。为编码输出端，反码输出。是使能输入端。是使能输出端，是编码输出标志位。

图5.1
（2）二—十进制编码器
二—十进制编码器是将代表十进制数的10个输入信号分别编成对应的8421BCD代码输出的电路。
74LS147是具有优先级别的集成二—十进制编码器。图5.2是74LS147二—十进制优先编码器的逻辑符号图。图中是编码器的输入端，为8421BCD码输出端，且反码输出。值得注意的是，74LS147虽然只提供了9个输入端，其实的输入端已经隐含在其中，即当这9个输入端无效时，对进行编码输出。该编码器输入信号的优先级别最高，的级别最低；该编码器输出编码对应输入信号以反码形式输出。

图5.2
2. 译码器
译码是编码的反过程，把代码状态的特定含义“翻译”出来的过程叫做译码。实现译码操作的电路称为译码器，换句话说，译码器是将二进制代码翻译成对应的信号的电路。常用的译码器有二进制译码器、二—十进制译码器和显示译码器。
（1）二进制译码器
把二进制代码的所有组合，按其愿意翻译成对应输出信号的电路，称作二进制译码器。假如二进制译码器有n位输入二进制代码，有m个输出译码信号，则。
74LS138是集成3—8线译码器，其逻辑符号图如图5.3所示。该译码器有A2~A0 3个输入二进制代码输入端，有 8个译码信号输出端；、、是译码器的3个使能端。该译码器低电平输出译码，只有当、、时，译码器才正常工作，完成译码操作；否则译码器被禁止，译码器的输出全为1。

图5.3
（2）二—十进制译码器
将10个BCD代码翻译成对应10个输出信号的电路称为二—十进制译码器，一般输入代码都是8421BCD码。集成二—十进制译码器74LS42的逻辑符号图如图5.4所示。其中A3~A0是8421BCD代码输入端，是译码信号的输出端，该译码器输出低电平译码。

图5.4
（3） 显示译码器
在实际数字电路中，被译出的信号经常需要直观地显示出来，这就需要把译码器和显示器件相配合，这种用于直接驱动显示器的译码器称为显示译码器。
① LED七段显示器
半导体七段数码管是常用的显示器件。图5.5 是它的组成示意图，它由a~g七段可发光的线段组成，每个光段都是一个发光二极管。利用不同发光段的组合，可以显示0~9十个数码和符号。
LED七段显示器分为共阴极接法和共阳极接法两种结构，分别如图5.6所示。对于共阴极接法的LED数码管，若要使某段亮，则需该段（a~g）接高电平；同理对于用阳极接法的LED数码管，若使某段亮，需将该段（）接低电平。发光二极管的正向导通压降一般为1.5~3V，驱动电流约几mA~十几mA，在实际使用时应将每个发光二极管支路串接一限流电阻，以免损坏器件。

图5.5

图5.6
（a）共阴接法 （b）共阳接法
② 集成七段显示译码器
集成七段显示译码器主要有两种类型，一是输出低电平有效，和共阳极数码管搭配，如74LS47；二是输出高电平有效，和共阴极数码管搭配，如74LS48。74LS48显示译码器的逻辑符号如图5.7 所示。

图5.7
D~A是显示译码器的8421BCD码输入端，a~g是译码器的输出端；LT是试灯输入端，低等平有效；RBI为灭零输入端，低电平有效；BI/RBO是一个特殊的端子，有时作输入，有时用作输出，作输入时BI/RBO=0，此时不管输入何种代码，数码管全灭；作输出时，要受控于LT、RBI及输入代码，当LT=1、RBO=0且输入“0000”代码时，BI/RBO端子输出为1。

实验6 集成数据选择器、数值比较器功能测试及应用
实验原理
1. 数据选择器
能够将多路数据其中的任意一路接通的电路，称作数据选择器，也称为多路选择器。数据选择器的逻辑符号如图6.1所示，是个输入数据目，是条地址线，是数据选择器的输出端。常用的集成数据选择器有4选1、8选1和16选1等数据选择器。

图6.1
根据数据选择器的逻辑功能，数据选择器的输出Y与输入数据、数据选择地址线的关系可写成函数表达式为
式中mi是An-1~A0组成的最小项，Di是对应输入通道上的输入数据。
数据选择器除方便的实现多路数据选择、并行输入数据转换成串行输出等用途外，还可以实现一般组合逻辑函数。利用数据选择器设计一般组合逻辑电路的方法为：
（1）根据设计要求列出逻辑函数的真值表，写出逻辑函数的最小项之和表达式。
（2）根据函数的输入变量数，选择数据选择器。一般含有n个变量的逻辑函数，最好选取大于
等于(n-1)个地址输入端的数据选择器。
（3）将逻辑函数中的部分变量等于数据选择器的地址输入信号，逻辑函数的输出等于数据选择器的输出，并写出数据选择器的输出表达式。
（4）将逻辑函数表达式与数据选择器功能表达式对比，求出数据选择器对应通道上所接数据信号的值或表达式。
（5）画出连线图并实验验证。

设计举例 试用集成双4选1数据选择器74LS153构成1位全加器运算电路。
解：(1). 根据全加器逻辑功能，列出其真值表

Ai Bi Ci-1
Si Ci
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1

(2). 由真值表，写出逻辑函数的最小项之和表达式

(3). 双4选1数据选择器74LS153的输出信号的标准与或表示式为

(4). 令74LS153中第1个数据选择器的地址线1A1、1A0分别接全加器的输入信号Ai、Bi；第
1个数据选择器的输出1Y作为全加器的输出Si。对照两表达式，即可求出第1个数据选
择器的对应输入通道的数据为
，，，
同理，令74LS153中第2个数据选择器的地址线2A1、2A0接全加器的输入信号Ai、Bi；第2个数据选择器的输出2Y作为全加器的输出Ci。对照两表达式，即可求出第2个数据选择器的对应输入通道的数据为
， ， ，
(5)画电路图如图6.2所示。1ST、2ST是74LS153的使能端，低电平有效。

2. 数值比较器
在数字系统中，能够实现对数字量比较的电路称为数值比较器。数值比较器的输入是要进行比较的二进制数，输出是比较的结果。
74LS85是4位集成数值比较器，图6.3是该比较器的逻辑符号。图中A3~A0、B3~B0是两个待比较的4位二进制数；A＞B、A=B、A＜B是3个级联输入端，可以输入低位数值比较的结果，通过这3个输入端与其它数值比较器相连，可以组成位数更多的数值比较器；FA＞B、FA=B 、FA＜B是比较结果输出端。

图6.2 图6.3

实验7 集成触发器功能测试及应用
实验原理
1. 触发器
触发器是数字电路中最重要的单元电路之一，它可以保存1位二进制数码，有两个互补的输出和，其中的状态称为触发器的状态。触发器的工作特点是：当无外加触发信号时，触发器保持一种稳定状态不变；在外加信号作用下，触发器可以从一种稳定状态转换为另一种稳定状态。
触发器按结构分类，可分成异步和同步触发器。异步触发器的状态直接受逻辑输入端信号的控制，每当逻辑输入端信号发生变化时其状态均可能产生翻转；同步触发器的状态由时钟脉冲CP控制，每当时钟脉冲CP到来且逻辑输入端信号合适时触发器才翻转。
按触发方式分类，可分为电平触发和边沿触发（又分为上升沿、下降沿触发）。
按逻辑功能分类，可分成RS触发器、JK触发器、D触发器、T触发器等。目前应用最多的是JK和D触发器。
需要注意的是由于触发器的内部结构不同，即使同一种逻辑功能的触发器可能有不同的触发方式，例如JK触发器，有的是下降沿触发，也有的是上升沿触发。
描述触发器的方法有状态转换真值表、特征方程、状态转换图、波形图来描述。触发器的特征方程是表示其逻辑功能的重要逻辑函数，在分析和设计时序逻辑电路时常用来作为判断电路状态转换的依据。表 列出了常用触发器的逻辑符号和特征方程。

2. 同步时序逻辑电路
所谓时序逻辑电路是指其任一时刻的输出不仅与当前的输入有关，而且与电路的原有状态有关，即与以前的输入信号有关。所以时序电路中必须含有能对前一时刻的状态进行寄存的电路，这个寄存电路一般有触发器组成。
根据寄存电路中触发器状态变化的特点，可将时序电路分为同步时序逻辑电路和异步时序逻辑电路两大类。在同步时序逻辑电路中，所有触发器的时钟均连接在一起，在同一个时钟脉冲的作用下，所有触发器的状态同时发生变化。
所谓分析时序逻辑电路，是指根据给定的逻辑电路图，在输入及时钟脉冲作用下，找出该电路的状态及输出的变化规律。图7.1 就是由JK触发器构成的同步时序逻辑电路，对该电路的分析如下。

图7.1
（1）写电路方程式
① 时钟方程：，该电路是同步时序逻辑电路，一般可以不写。
② 输出方程：
③ 驱动方程：F0：；F1：；F2： 。
（2）求状态方程
JK触发器的特征方程为 ，将每个触发器的驱动方程分别代入到各自的
特征方程中，得到的状态方程为

（3）列状态转换真值表
假设电路的初始状态，在时钟脉冲CP的作用下，电路的状态转换及输出如表 。

现 态
次 态
输 出

0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
0
0
0
0
0
0
0
1

（4）画电路的时序波形图

（5）从电路的状态转换真值表看出，该电路是3位同步二进制加法计数器，Z是进位输出信号。

3. 异步时序逻辑电路
时序逻辑电路的另一类就是异步时序电路，在异步时序逻辑电路中，没有统一的时钟脉冲，有的触发器的时钟与时钟脉冲相连，而有些触发器的时钟不与时钟脉冲相连，各个触发器状态的变化由各自的时钟脉冲信号控制。
异步时序逻辑电路的分析与同步时序电路相似。但要注意的是分析异步时序电路时，必须把触发器的触发脉冲信号也作为一个控制函数，并在状态转换真值表中标明触发器的触发端有无规定的上升沿或下降沿。图7.2是由JK触发器构成的异步时序逻辑电路，其分析过程如下。

图7.2
（1）写电路方程式
① 时钟方程 CP0=CP，，。
② 输出方程
③ 驱动方程 F0：J0=K0=1；F1：J1=K1=1；F2：J1=K1=1 。

（2）求状态方程
JK触发器的特征方程为 ，将每个触发器的驱动方程分别代入到各自的
特征方程中，得到的状态方程如下，不过要写注明每个方程有效的时钟条件。
（CP下降沿到来后有效）
（下降沿到来后有效）
（下降沿到来后有效）

（3）列状态转换真值表
假设电路的初始状态，在时钟脉冲CP的作用下，电路的状态转换及输出如表 。由于电路是异步方式工作，一般要列出每个触发器的触发时钟是否有效，“1”标明有效，“0”无效。

现 态

次 态
输 出

CP2 CP1 CP0

0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 1
0 1 1
0 0 1
1 1 1
0 0 1
0 1 1
0 0 1
1 1 1
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
0
0
0
0
0
0
0
1

（5）该电路的时序波形图与图 相同，该电路的功能是异步3位二进制加法计数器。

实验8 集成计数器测试及应用
实验原理
计数器是数字系统中重要的部件，它不仅用来累计脉冲的个数，还可用于分频、定时、逻辑控制等场合。计数器按不同的分类方式有：按计数进制分有二进制计数器、十进制计数器和任意进制计数器；按计数器的计数规律分有加法计数器、减法计数器和可逆计数器；按计数器的工作方式分有同步计数器和异步计数器；按计数器内部组成使用的开关元件分有TTL型计数器和CMOS型计数器。
目前TTL和CMOS电路结构的集成计数器均有多种型号，应用非常广泛。工作方式有同步和异步两大类，有可逆和不可逆计数器，有4位二进制计数器、10进制计数器和N位二进制计数器。这些集成计数器一般都有“清零”和“置数”功能，且容易扩展构成规模更大的计数器。
1. 集成计数器的级联
若要获得计数容量更大的计数器，可通过多片小容量计数器级联实现。例如将模为N1和N2的计数器级联，可构成计数器的模为N=N1×N2。计数器的级联方式有串行进位方式和并行进位方式两种。
（1）串行进位级联方式。在串行进位方式中，是将低位片的进位信号作为高位片的时钟输入信号。例如图8.1就是采用两片集成十进制同步计数器74LS160按照串行进位方式连接组成的100进制计数器。两计数器74LS160的计数控制端EP、ET均接“1”，表示都工作在计数状态；低位片计数器的进位信号CO经反相器后接入高位片计数器的时钟输入CP。其原因是由于74LS160的进位输出CO在计数器状态等于9（1001）时，输出为“1”，而74LS160的计数脉冲CP要求上升沿计数，故经反相器后，在下一个计数脉冲输入后，低位片计数器的状态变为0（0000），高位片的时钟输入端得到一上升沿信号，时高位片状态加1。可见两片计数器不是同步工作的。

图8.1
（2）并行进位级联方式。所谓同步进位级联，是将所有集成计数器的时钟CP信号相连，接计数输入信号，另外将低位片的进位输出信号作为高位片的计数使能控制信号。图8.2所示电路就是两片集成十进制同步计数器74LS160以并联进位方式构成的100进制计数器。从图中看出，两片74LS160的时钟输入端均连接到计数脉冲信号，低位片的进位输出CO接高位片的EP、ET控制端，只有当低位片计数的状态是9（1001）时，进位输出CO才为“1”，此时才允许高位片计数，待下一个计数脉冲输入时，高位片计数器状态加1，低位片状态变成0（0000），其进位输出CO又变为“0”。可见两片计数器是同步工作的。

图8.2
2. 任意进制计数器的构成
集成计数器一般都有“清零”输入端和“置数”输入端，对于模数为M的计数器，通过反馈清零法或反馈置数法可以实现模数小于M的任意进制计数器。
（1）反馈清零法
利用集成计数器的清零功能可以实现任意进制计数器。计数器的清零方式有同步和异步之分，异步清零是只要清零输入端信号有效，计数器的输出全部被复位为“0”，与CP脉冲无关；同步清零是要求清零输入端信号有效，同时CP脉冲触发沿到来时，计数器的输出全部被复位为“0”。实现任意N进制计数器的一般步骤为
① 写出N进制计数器Sn（或Sn-1）状态的编码（异步清零的写Sn，同步清零的写Sn-1）。
② 求清零逻辑函数表达式。
③ 画连线图。
图8.3所示电路是集成4位二进制同步加法计数器74LS161组成的十进制计数器。由于74LS161清零方式是异步清零，且低电平有效，该电路从“0000”开始计数，当输入第10个脉冲的上升沿后，计数器输出状态变为“1010”，该状态经与非门输出一清零信号，立即使计数器状态回到“0000”，故该计数器的有效状态是“0000→0001……1001→0000”10个状态。“1010”状态只是在极短的时间内出现。

图8.3
（2）反馈置数法
利用集成计数器的置数功能同样可以实现任意进制计数器。置数方式也有同步置数和异步置数之分。异步置数是指在清零信号无效状态下，只要置数输入信号有效，接入计数器的输入数据立即被送到计数器的输出端；同步置数是指在清零信号无效状态下，要求置数输入信号有效，同时CP脉冲触发沿到来时，接入计数器的输入数据才被送到计数器的输出端。所以不难看出，如果将输入置数数据全接“0”，利用反馈置数法构成任意进制计数器的方法步骤均与反馈清零法完全相同，所不同的是计数器状态译码信号要接到计数器的置数端上。
需要说明的是利用反馈置数法构成任意进制计数器方案更灵活，它可以使计数器的初始状态不在0态，图8.4 就是集成4位二进制加法计数器74LS161构成的起始状态为“0011”的十进制加法计数器电路。74LS161的置数方式是同步置数，该电路的初始状态是“0011”，当第9个脉冲到来后，计数器的状态变为“1100”，将该状态经与非门产生一置数信号，在第10个脉冲上升沿来到后，计数器的状态又回到“0011”，该电路的有效状态在“0011→0100……1100→0011”10个状态中循环。

图8.4

实验9 集成寄存器及其应用

实验原理
把二进制数据或代码暂时存储起来的操作称作寄存；具有寄存功能的电路称为寄存器。寄存器
也是数字系统中用途最广泛的部件之一，目前已有多种集成寄存器供我们选择。集成寄存器分为数码寄存器和移位寄存器两大类。
1. 集成数码寄存器
数码寄存器可以存放二进制数码，可实现数据的并行接收、存储和传输，对暂存的数据不能移位操作。目前常用的集成数码寄存器有4位、 8位等不同型号，74LS175是4位并行输入/并行输出的数码寄存器。图9.1 是它的逻辑符号，D3~D0是并行数码输入端，是清零端，CP是控制时钟输入端，Q3~Q0是并行数码输出端。74LS175的功能表如表9.1 所示。

图9.1

表9.1

2. 集成移位寄存器
移位寄存器除了具有寄存数码的功能，还具有将数码移位的功能，具有接受串行数据的能力。在移位操作时，每来一个CP脉冲，存放在寄存器里的数码依次向右或向左移动一位。移位寄存器的工作方式主要有：串行输入/并行输出；串行输入/串行输出；并行输入/并行输出；并行输入/串行输出。移位寄存器是数字系统中重要的部件，如在主机与外设之间的数据传输，需要将串行数据转换成并行数据，或者将并行数据转换成串行数据，这都要由移位寄存器完成。
74LS194是集成4位双向移位寄存器。该寄存器所存的数码可以左向移位，又可以右向移位。图9.2 是其管脚图。表9.2 是74LS194的功能表。是清零端，低电平有效；DSR是数据右移串行数据输入端；DSL是数据左移串行数据输入端；D3~D0是并行数据输入端；M1、M0是操作方式控制端，从表看出，M1、M0的四