SDRAM、DDR、DDR2关键测量点PPT.ppt

台式机主板内存,为什么内存能提高性能？,1,内存就是内部存储器，是文件临时交换场所，不储存。硬盘是外部存储器，用于存储数据。数据由硬盘调出，进入内存，再进入,cpu,处理，处理完毕经内存返回硬盘存储,内存和硬盘不同的，容量更不同。,2,、若所有的数据和应用程序存储在,HDD,里，,CPU,将经常等待,HDD,传送数据,.SDRAM(,同步,DRAM),SDRAM,支持高速的总线时钟频率,(66MHZ,以上,),而不至于插入指令等待周期,它的基本原理是将,CPU,和,RAM,通过一个相同的时钟锁在一起,使得,RAM,和,CPU,能够共亨一个时钟周期,以相同的速度同步工作,.,在理论上其速度与,CPU,外频同步,与,CPU,共亨一个时钟周期,.,以,INTEL 430VX,芯片支持的,SDRAM,为例,在搭配,66.6MHZ,的内存数据总线速度下,达到,7-1-1-1,的时序水准,也就是说第一次存取需要,7,个时钟周期,但接下来的内存存取,都能以一个时钟周期来完成,(,如果总线速度更高,则第一次存取所需的总线周期会更小,),就是说,SDRAM,在开始的时候要多花一些时间,.,但在以后,每一个时钟可以读写,1,个数据,做到了所有的输入输出信号与系统时钟同步,.,SDRAM,与系统时钟同步,采用管道处理方式,当指定一个特写的地址,SDRAM,就可读出多个数据,即实现数据的突发传送,.,具体来说,第一步,指定地址,;,第二步,把数据从存储地址传到输出电路,;,第三步,输出数据到外部,.,关键的是以上三个步骤是各自独立进行的,且与,CPU,同步,而以往的内存只有从头到尾执行完这三个步骤才能输出数据,这就是,SDRAM,高速的秘诀,.SDRAM,的读写周期一般为,7-15ns.,SDRAM,内存针脚定义,SDRAM,关键测试点,时钟信号（,CLK,）：,168,线,SDRAM,内存插槽中提供,4,个时钟信号点，分别位于,42,、,79,、,125,、,163,针脚。正常时，时钟信号点的工作电压为,1.6V,。,电压信号点，,168,线,SDRAM,内存插槽需要一种工作电压：,+3.3V,分别位于,6,、,18,、,26,、,40,、,41,、,49,、,59,、,73,、,84,、,90,、,102,、,110,、,124,、,133,、,143,、,157,、,168,针脚,DQ0-DQ63,：,64,位数据线,A0-A13,：地址线,CAS#,：列地址选通,RAS#,：行地址选通,DQMB0,：,DQMB7：,数据屏蔽,CB0-CB7,：字节允许信号,WE0#,：低电平写信号,内存时钟信号供应方式图,Memory,接口訊號說明,1.SCMDCLK5:0 O Differential DDR Clock(,時鍾輸出）,SCMDCLK,與,SCMDCLK#,是差分時鍾輸出對，地址和控制信號都在這兩個,Clock,正負邊沿的交叉點采樣。每個,DIMM,共有三對。,2.SCMDCLK5:0#O Differential DDR Clock(,時鍾輸出）,這個,Clock,訊號的意義同上。,3.SCS3:0#O Chip Select,（芯片選擇）,當這些信號有效時，表示一個,Chip,已被選擇了，每個訊號對應於,SDRAM,的一行。,4.SMA13:0 O Memory Address,（內存地址）,這些訊號主要用於提供多元的行列地址給內存。,5.SBA1:0 O Bank Address,（,Bank,選擇）,這個些信號定義了在每個內存行中哪個,Bank,被選擇。,Bank,選擇信號和內存地址信號聯合使用可定址到內存的任何單元。,6.SRAS#O Row Address,（行地址）,行地址，它和,SCAS#,、,SWE#,一起使用，用來定義內存的命令。,7.SCAS#O Column Address,（列地址）,列地址，它和,SRAS#,、,SWE#,一起使用，用來定義內存的命令。,8.SWE#O Write Enable,（寫允許）,寫允許訊號，它與,SRAS#,、,SCAS#,一起使用，用來定義內存的命令。,9.SDQ63:0 I/O Data Lines,（數據線）,這些訊號線用於傳輸數據。,10.SDM7:0 O Data Mask,（數據屏蔽）,當在寫周期有效時，在內存中傳輸的數據被屏蔽。在這八個訊號中每個訊號負責八根數據線。,11.SDQS7:0 I/O Data Strobe,（數據選通）,這些訊號主要用於捕獲數據。這八個訊號每個訊號負責八根數據線。,12.SCKE3:0 O Clock Enable,（時鍾允許）,這個訊號在上電時對內存進行初始化，它們也可以用於關閉不使用的內存數據行。,DDR SDRAM,DDR SDRAM,（,Double Date Rate,，上下行双数据率,SDRAM,）在同步动态读写存储器,SDRAM,的基础上，使用了更多、更先进的同步电路，采用,DLL,（,Delay,Locked Loop,，延时锁定环）技术提供数据选通信号对数据进行精确定位，在时钟脉冲的上升沿和下降沿都可传输数据，在相同的总线频率下,DDR,内存具有更高的数据带宽，即使在,133MHz,的总线频率下的带宽也能达到,2.1GB/S,，是,PC133,标准的两倍。至于地址与控制信号则与传统,SDRAM,相同，仍在时钟上升沿进行传输,DDR,电路、,DDR,关键测试点,时钟信号点：,184,线,DDR,内存插槽中共有,6,个时钟信号点，分别位于,16,、,17,、,75,、,76,、,137,、,138,针脚。,电压信号点：,184,线,DDR,内存插槽只有一种电压：,+2.5V,。分别位于,7,、,15,、,22,、,30,、,38,、,46,、,54,、,62,、,70,、,77,、,85,、,96,、,104,、,108,、,112,、,120,、,128,、,136,、,143,、,148,、,156,、,164,、,168,、,172,、,180,、,184,针脚。只要测的一个,PIN,有,2.5v,电压就可以。,DQ0-DQ63,：,64,条数据线,A0-A13,：共,14,条地址线,DQM,：数据屏蔽,DQS,：数据选通,VREF,：参考电压,1PIN,通过精密电阻分压而得，为,1/2VDDQ=1.25V,SMBCLK,、,SMBDATA,：系统管理总线时钟、数据信号,91,、,92PIN,CKE,：时钟允许,RAS#,、,CAS#,：行列地址选通信号,DDR2,DDR2,和,DDR,一样，采用了在时钟的上升延和下降延同时进行数据传输的基本方式，但是最大的区别在于，,DDR2,内存可进行,4bit,预读取。两倍于标准,DDR,内存的,2BIT,预读取，这就意味着，,DDR2,拥有两倍于,DDR,的预读系统命令数据的能力，因此，,DDR2,则简单的获得两倍于,DDR,的完整的数据传输能力。,DDR2,内存技术最大的突破点其实不在于所谓的两倍于,DDR,的传输能力，而是，在采用更低发热量，更低功耗的情况下，反而获得更快的频率提升，突破标准,DDR,的,400MHZ,限制,DDR2,电路部分截图,关键测试点,时钟线号点,:240,线,DDR2,内存插槽中共有,6,个时钟信号点，分别位于,137,、,138,、,185,、,186,、,220,、,221,针脚。正常时，时钟信号点的工作电压为,1.1V,。,电压信号点,:240,线,DDR2,内存插槽共有两种电压：,+3.3V,和,1.8V,。其中,238,脚为,3.3V,供电脚，、,51,、,53,、,56,、,59,、,62,、,64,、,67,、,69,、,72,、,75,、,78,、,170,、,172,、,175,、,178,、,181,、,184,、,187,、,189,、,191,、,194,脚为,1.8V,供电脚脚,DQ0-DQ63,：,64,位数据线,A0-A12,：地址线,DQM,：数据屏蔽,DQS,：数据选通,VREF,：参考电压,1PIN,通过精密电阻分压而得，为,1/2VDDQ=0.9V,SMBCLK,、,SMBDATA,：系统管理总线时钟、数据信号,91,、,92PIN,CKE,：时钟允许,RAS#,、,CAS#,：行列地址选通信号,DEBUG,显示,EC,、,C1，C6，B0，E0,等代码：表示不读内存,DDR2,维修方法为,一、,Update New BIOS,：查看是否有新版本,BIOS Release,。,二、看,debug,卡，若出現不抓內存等現象，則問題一般在,Memory,、,NB,先嘗試按壓橋，看能否跑完,用替換法來確定問題點，換,memory,或電源,内存,插槽是否不良，有無斷針、污漬,检测,VCC_DDR,，,内存主供电,是否正常,VTT_DDR,，,内存的上拉电压是否正常,DIMM_VREF_A,，,R255,、,R257,兩個分壓線路是否,OK,DIMM_VREF_B,，,R256,、,R250,兩個分壓線路是否,OK,MEM_CKE,：,DIMM Pin 52/171 S_CKE_A0,、,S_CKE_A1,、,S_CKE_B0,、,S_CKE_B1,與,NB,有無斷線，確定是否,NB,不良,檢查輿,DIMM,槽各信號相連的終端電阻是否,OK,以及,DQS,、,DQM,、,CKE,等信號是否正常,Ps,：若遇到,档代码,問題，可以先,清除,CMOS,或,Update BIOS,二、,DDR2,维修思路：,1,Visual Inspection（,目测）,：,(1),内存插槽是否有,PIN,折损,烧毁等现象存在,?,(2),北桥与内存插槽之间的,PCB,线路是否有断线,烧毁的現象存在,?,2,刷新,BIOS,清除,CMOS,确认所使用的设备是否完好无损,排除人为造成的因素,UPDATE BIOS&,CLEAR CMOS,3,测量,Voltage,（电压）,(1).P_+1.8V_DUAL,正常為,1.8V,(2).P_VTT_DDR,正常為,0.9V,(3).SMB_DATA_MAIN,正常為,3.3V;SMB_CLK_MAIN,正常為,3.3V,(4).3.3V,正常为,3.3V,4,测量,Clock（,时钟）,内存上的频率由,CPU,控制,我们可以在内存槽上进行量测,5.,用万用表量测基本的,AD,信号和控制信号是否正常,DQ(063)A(013),6,*SMBCLK,SMBDATA,信号*,量测,SMBCLK,SMBDATA,信号,都是,3.3V,的高电平,7,最後更換北桥,