第一章 可编程逻辑器件课件.pdf

第一章可编程逻辑器件概述可编程逻辑器件的发展可编程逻辑器件的特点可编程逻辑器件的分类可编程逻辑器件的基本结构1参考书目：1.标准集成电路数据手册PAL电路 电子工业出版社2.PLD/GAL可编程序逻辑器件原理和应用 学苑出版社应钢等3.可编程序逻辑器件原理、方法与开发应用指南.国防科技大学出版社曹伟.4.可编程序逻辑器件PAL原理和应用.CPLD/FPGA可编程逻辑器件应用与开发国防工业出版社 王道宪2EDA技术发展概况电子设计自动化(Electronics Design Automation,EDA)技术是以计算机科学和微电子技术发展为先导，汇集了计算 机图形学、拓扑逻辑学、微电子工艺与结构学和计算数学等 多种计算机应用学科最新成果的先进技术，并具体表现为在 先进的计算机工作平台上开发出来的一整套电子系统设计的 软件工具。从20世纪60年代中期开始，人们就不断开发出各 种计算机辅助设计工具来帮助设计人员进行集成电路和电子 系统的设计，集成电路技术的发展不断对EDA技术提出新的 要求，并促进了EDA技术的发展。近40年来，EDA技术大致 经历了三个发展阶段。31.CAD阶段（20世纪60年代中期20世纪80年代初期）这个阶段分别研制了一些单独的软件工具，主要有 PCB（Printed Circuit Board）布线设计、电路模拟、逻辑 模拟及版图的绘制等，从而可以利用计算机将设计人员从 大量繁琐、重复的计算和绘图工作中解脱出来。例如，目 前常用的PCB布线软件Protel（其前身为TANGO）以及用于电 路模拟的SPICE软件和后来产品化的IC版图编辑与设计规则 检查系统等软件，都是这个时期的产品。420世纪80年代初由于集成电路规模越来越大，制作也越来 越复杂，EDA技术有了较快的发展，许多软件公司如Mentor、Daisy System及Logic System等公司进入市场，软件工具的产 品开始增多。这个时期的软件主要还是针对产品开发分为设计、分析、生产、测试等多个独立的软件包。每个软件只能完成其 中的一项工作，但如果通过顺序循环使用这些软件完成设计的 全程，还存在两个方面的问题：首先，由于各个软件工具是由 不同的公司和专家开发的，只解决一个领域的问题，若将一个 软件工具的输出作为另一个软件工具的输入，就需要人工处 理，这往往很繁琐，势必会影响到设计速度；第二，对于复杂 电子系统的设计，当时的EDA工具尚不能提供系统级的仿真与综 合。由于缺乏系统级的设计考虑，常常在产品开发后期才发现 设计有错误，此时再进行修改已十分困难。52.CAE阶段(20世纪80年代初期20世纪90年代初期)这个阶段在集成电路与电子系统设计方法学以及设计工具 集成化方面取得了许多成果。各种设计工具，如原理图输入、编译与连接、逻辑模拟、测试码生成、版图自动布局以及各种 单元库均已齐全。由于采用了统一数据管理技术，因而能够将 各个工具集成为一ijCAE(Computer Aided Engineering)系统。运用这种系统，按照设计方法学制定的某种设计流程，可以实 现由RT级开始，从设计输入到版图输出的全程设计自动化。这 个阶段中主要采用基于单元库的半定制设计方法。采用门阵 列和标准单元法设计的各种ASIC得到了极大的发展，将集成电 路工业推入了ASIC时代。多数CAE系统中还集成了PCB自动布局 布线软件以及热特性、噪声、可靠性等分析软件，进而可以实 现电子系统设计自动化。这个阶段典型的CAE系统有Mentor Graphics Valid Daisy等公司的产品。63.EDA阶段（20世纪90年代以来）20世纪90年代以来，微电子技术以惊人的速度发展，其 工艺水平已达到深亚微米级，在一个芯片上可集成数百万乃 至上千万只晶体管，工作速度可达到Gb/s量级，这为制造出 规模更大、速度和信息容量很高的芯片系统提供了基础条件。同时也对EDA系统提出了更高的要求，并大大促进了EDA技术 的发展。20世纪90年代以后，主要出现了以高级语言描述、系统仿真和综合技术为特征的第三代EDA技术，它不仅极大地 提高了系统的设计效率，而且使设计者摆脱了大量的辅助性 工作，将更多的精力集中于创造性的方案与概念的构思上。7逻辑器件及其特点逻辑器件：可用来实现各种逻辑功能的器件，最基本的逻辑器 件关系为“与”,“或”，“非”广为应用的门电路都是逻辑电路，如：-74LS08 四2输入或门”或“逻辑-74LS32 四2输入与门”与“逻辑复杂的逻辑功能器件：MPU和CUP,(01)逻辑器件的特点：./标准单元器件：市场上的定型产品订制器件：按要求特制；芯片面积小、成本高、设计周期长，由“标准件”组合成“特定的逻辑功能芯片”是很麻烦 的电路设计一电路板设计一焊接一调试一成品(如时钟芯片)可编程逻辑器件是能够由用户通过编程实现所需逻辑功能的数字集成电路3输入1输出（3:1）多路转换器真值表选择输入输出A B。1丫0 00 00 10 11 01 00 X X1 X XX 0 X.X 1 XX X 0X X 10 10 10 1布尔方程:/0J=/B*/A*/1+/B*A*/I1C1+B*/A*/1曲输入多路 转换器01Y输出A B输入选择线1.1 可编程逻辑器件的发展1.1.1 PLD的发展进程PLD(Programmable Logic Device)器件的发展经 历了以下四个发展阶段：.1、可编程只读存储器PROM和可编程逻辑阵列PLA；2、可编程阵列逻辑PAL；3、通用可编程阵列逻辑GAL；;4、复杂可编程逻辑器件CPLD和现场可编程门阵列FPGAo101、可编程只读存储器PROM最早出现的可编程逻辑器件是1970年制成的PROM,它 由全译码的与阵列和可编程的或阵列组成。由于阵列规 模大，速度低，因此它的主要用途还是作存储器。.PROM(Programmable Read-Only Memory)一可编 程只读存储器，也叫One-Time Programmable(OTP)ROM“一次可编程只读存储器”，最主要特征是只允许数据 写入一次，如果数据输入错误只能报废。11可编程逻辑阵列器件PLA(Programmable Logic Array,PLA)20世纪70年代中期出现了可编程逻辑阵列器件，它由可编程的与阵列和可编程的或阵列组成，虽然其 阵列规模大为减少，提高了芯片的利用率，但由于编 程复杂，支持PLA的开发软件有一定难度，因而也没 有得到广泛应用。122、可编程逻辑阵列器件PAL(Programmable Array Logic,PAL)20世纪70年代末美国MMI(Monolithic Memories Inc,单 片存储器公司)率先推出了可编程阵列逻辑(Programmable Array Logic,PAL)器件，它由可编程的与阵列和固定的或阵 列组成，采用熔丝编程方式、双极型工艺制造，器件的工作 速度很高。由于它的输出结构种类很多，设计很灵活，因而 成为第一个得到普遍应用的可编程逻辑器件。熔丝结构图133、可编程逻辑阵列器件GAL(Generic Array Logic,GAL)20世纪80年代初Lattice公司发明了通用阵列逻辑(Generic Array Logic,GAL)器件，它在PAL的基础上进 一步进行改进，采用了输出逻辑宏单元(0LMC)的形式和 E2CM0S工艺结构，因而具有可擦除、可重复编程、数据可 长期保存和可重新组合结构等优点。GAL比PAL使用更加灵 活，它可以取代大部分中、小规模集成电路和PAL器件，所以在20世纪80年代得到了广泛应用o14低密度可编程逻辑器件PLDPAL和GAL都属于低密度PLD,其结构简单，设计灵 活，但规模小，难以实现复杂的逻辑功能。20世纪80年 代末，随着集成电路工艺水平的不断提高，PLD突破了传 统的单一结构，向着高密度、高速度、低功耗以及结构 体系更灵活，适用范围更宽的方向发展，因而相继出现 了各种不同结构的高密度PLD。154、现场可编程逻辑器件FPGA(Field Programmable Gate Array,FPGA)1985年，Xilinx公司首家推出了现场可编程逻辑：(Field Programmable Gate Array,FPGA)器件，它是一 种新型的高密度PLD,采用CMOS-SRAM工艺制作，其结构和 阵列型PLD不同，内部由许多独立的可编程逻辑模块组 成，逻辑块之间可以灵活地相互连接，具有密度高、编程 速度快、设计灵活和可再配置设计能力等许多优点。FPGA出现后立即受到世界范围内电子设计工程师的普遍欢 迎，并得到了迅速的发展。1680年代中:Xilinx公司推出FPGA_Field Programmable Gates Array；Altera 公司推出 EPLDErasable Programmable Logic Device；90年代初：Lattice公司提出ISP In System Programming 概念，推出 ispLSI。近年PLD的发展：密度：单片已达1000万系统门速度：达420MHz以上线宽：已达90 nm,属甚深亚微米技术(VDSM一Very Deep Sub Micrometer)在系统复杂可编程逻辑器件ISP-CPLD(In-System Complex programmable logic Device ISP-CPLD)20世纪80年代末Lattice公司提出了在系 统可编程技术以后，相继出现了一系列具备在 系统可编程能力的复杂可编程逻辑器件CPLD(CPLDComplex PLD)。CPLD是在EPLD的基础 上发展起来的，它采用E2CMOS工艺制作，增加 了内部连线，改进了内部结构体系，因而比 EPLD性能更好，设计更加灵活，其发展也非常 迅速。1820世纪90年代以后，随着深亚微米、低电压、低功耗 集成电路工艺的不断发展和应用，高密度PLD在器件和性能 等方面飞速地发展。在系统可编程技术、边界扫描技术的 发展和应用也使该类器件在编程和测试技术、系统可重构 技术等方面发展迅速。:目前世界各著名半导体器件公司，如Xilinx、Altera.Lattice和Actel等公司,均可提供不同类型的CPLD、FPGA 产品，众多公司的竞争促进了可编程集成电路技术的提 高，使其性能不断完善，产品日益丰富。可以预计，可编 程逻辑器件将在结构、密度、功能、速度和性能等各方面 得到进一步发展，并在现代电子系统设计中得到更广泛的 应用。19PLD器件的演变201.2可编程逻辑器件的特点1、简化系统设计，增强设计的灵活性；2、高性能，提高系统处理速度；3、可靠性高；4、降低成本，缩短设计周期：减小系统 体积；5、系统具有加密功能。6、在线配置功能21 1.3可编程逻辑器件的分类1.3.1按集成密度分类221.3.2 按编程方式分类-可编程逻辑器件根据编程方式分为两类：1、一i次性编程(One Time Programmable,OTP)器件，编程后不能修改。其优点是集成度高、工作频 率和可靠性高、抗干扰性强。2、可多次编程器件。可多次编程器件的优点是可多次修改设计，特别适合于系统样机的研制。根据各种可编程元件的结构及编程方式，可编程逻辑器件通常又可以分为四类:23(1)采用一次性编程的熔丝(Fuse)或反熔丝(Antifuse)元件的可编程器件。(2)采用紫外线擦除、电可编程元件，即采用 EPROM、UVCMOS工艺结构的可编程器件。(3)采用电擦除、电可编程元件。其中一种是 E2PROM,即采用E2CMOS工艺结构的可编程器件；另一种 是采用快闪存储单元(Flash Memory)结构的可编程器 件。(4)基于静态存储器SRAM结构的编程器件。241.3.3 按结构特点分类 从结构上将其分为两大类：(1)阵列型PLD。阵列型PLD的基本结构由与阵列和或阵列组成。简 单PLD(PROM、PLA、PAL和GAL)、EPLD和CPLD都属于阵列 型 PLD。(2)现场可编程门阵列FPGA。FPGA具有门阵列的结构形式，它是由许多可编程逻 辑单元(或称逻辑功能块)排成阵列组成的，这些逻辑单 元的结构和与或阵列的结构不同，所以也将FPGA称为单 元型PLD。25除了以上分类法以外，有些地方将可编程逻辑器件 分为简单PLD、复杂PLD(CPLD)和FPGA三大类，也有人将 可编程逻辑器件分为简单PLD和复杂PLD(CPLD)两类，而 将FPGA划入CPLD的范围之内。总之，可编程逻辑器件种 类繁多，其分类标准不是很严格。但尽管如此，了解和 掌握可编程逻辑器件的结构特点，对于可编程逻辑器件 的设计实现和开发应用都十分重要。26 1.4可编程逻辑器件的基本结构输入liSS输出_输入缓冲电路用 以产生输入变量的原 变量和反变量，并提 供足够的驱动能力。I 11 III II唧!删I_I牺I(a)(b)输入缓冲电路(a)一般画法(b)PLD中的习惯画法输入由多个多输 入或门组成，用 以产生或项，即 将输入的某些乘 积项相加。由图可得cYABC+ABC+ABC 1 406.1)16孑谖/写挂刎%(2.1)(2,2)(16.4)正图单译码结构存储器47Y地 址 璘 码双译码图双译码结构存储器2.2只读存储器(ROM)2.2.1 ROM的分类：,只读存储器(ROM)只能读出不能写入，工作时，将一个给定的地址码加到ROM的地址码输入 端，便可在它的数据输出端得到一个事先存入的 数据。ROM的最大优点是：当电源断电时，ROM中存 储的数据不会丢失。.将数据存入ROM的过程称为编程。根据编程方 式不同，ROM分为以下四类：49L掩模式只读存储器(ROM)所需存储的数据在芯片制造过程中就确定了，使用时只能读出，不能改变。优点：可靠性高，集成度高。缺点：不能改写。这种器件是由用户向厂家定做。2.一次编程只读存储器(PROM)PROM在产品出厂时，所有存储元均置成全0或 全1,用户根据需要可自行将某些存储元改为1或0。它们只能进行一次性改写，一旦编程完毕，其内容 便是永久性的。缺点：可靠性差，一次性编程。3,多次改写编程的只读存储器这类ROM主要有光可改只读存储器EPROM,电可改;只读存储器EEPROM。这两种器件可用紫外光照射或电的方法擦除已写 入的数据，然后，再用电的方法重新写入新的数据。,用户可根据需要多次改写ROM中的内容。目前EEROM的应用最为广泛。:4,闪速存储器（FLASH）;闪速存储器是一种高密度、非易失性的读/写半导体存储器,它既有EEPROM的特点，又有RAM的特点，因而是一种全新的存储结构。2.2.2 ROM的结构与工作原理一、固定内容的ROM结构框图ROM的结构如图所示，它由存储矩阵、地址译码器、：输出缓冲电路组成。地址译码器可以是单译码，也可 以是双译码。A0AlAn-1Do Dl Dm读取电路52ROM结构框图二、二极管ROM模型如图所示的是一个由二极管构成的ROM模型，其中：两位地址线A1、A0,指明该ROM的存储容量.为4个存储单元（4个字）。4位数据线D3DO,指：明数据长度为4位。1,与门阵列地址译码器,它输出4条字线M帽。对应一个地址输入，只有一条字线输出为高电平。2.或门阵列存储矩阵对每一条数据线D3DO而言，二极管构成或门。54三、ROM的点阵结构表示法;由二极管ROM结构看出，字线W与位线D的每个交叉点都是一个存储元。交叉点处接二极管相当于 存储1，不接二极管相当于存储0 o;因此存储矩阵可用阵列图来表示：将字线和位.线画成相互垂直的一个阵列，每一个交叉点对应一 个存储元。交叉点上有黑点表示该存储元存1,无 黑点表示该存储元存0。55ROM阵列结构示意图HH工 _1_ 与4 _1IJL足LJ,A p:、w1s_11_:I I，I _IW_2QROM阵列结构表示法是一种新思路，它对 后来其他可编程器件的发展起到了奠基作用对组合逻辑电路、时序逻辑电路-数字电路根据逻辑功能的不同特点，可以分成两大 类，一类叫组合逻辑电路（简称组合电路），另一类叫 做时序逻辑电路（简称时序电路）。二 组合逻辑电路在逻辑功能上的特点是任意时刻的输 出仅仅取决于该时刻的输入，与电路原来的状态无关。时序逻辑电路在逻辑功能上的特点是任意时刻的输 出不仅取决于当时的输入信号，而且还取决于电路原来 的状态，或者说，还与以前的输入有关。57从组合电路角度来看:Do Dl Dm1、输入地址信号为电路的输入逻辑变量2、地址译码器产生2n个字线为固定与阵列产生2n个乘积项。3、存储矩阵为或阵列把乘积项组合成m个逻辑函数输出。58四、ROM的编程如果把ROM看作组 合逻辑电路，则地址码 A1A0是输入变量，数据 码D3DO是输出变量，由上图可得输出函数表 达式：AIA；-?4-_ 与A _4_Y,_矩 EC，r-IW4、伙?、_csiz 一_n矩y_n阵一4_n5DDDD3210AiAo+AiAo+A i A o+A i A o+A i A oA i A o+A i A o+A i A oA i A oA i A o59IWD 3-A i A Q A i A oD 2=A i A o+D i=A i A o+A i A 0+A!A o+AMAM00D o A i A Q A i A Q60逻辑函数真值表地址AiA。D2DiDQ000101011010100111111110选用适当的只读存储器（如PROII,即ROM等）和专用设备将表所示的数据写入即可。612.2.3 ROM应用举例例：试用适当容量的PROM实现两个两位二进制 数A1A0和B1 B0比较的比较器。要求：(1)当大于B/o时，F1=1；,.(2)当A4等于时，F2=1；.(3)当44小于B*o时，F3=1下表给出了两位二进制数比较结果的输入输出对照表。62NOAiA。BiBoFiF2F30000001010001，0012.00100013,0011 10014:,0100:1005；,0101.0106011000170111-0018 1_ 1000 10091 1001100101010.01011101100112110010013110110014.-1110100151111010由此可写出输出逻辑函 数的最小项表达式为：Fi=Em(4,8,9,12,13,14)F2=Lm(05 5,1 0,1 5)F3=Lm(1,2,3,6,7,11)把AAo和涮0作为ROM的输入信号,F?和F3为或 阵列的输出，可得到用PROM实现比较器的阵列图。e选用容量16X3位的 ROM可满足要求。可见，以ROM实现简 单的组合逻辑电路函数是 很方便的。4个地址进行 全译码，产生 16个乘积项。3个输出产生3 个乘积项之和 函数。64PROM中的与阵列是一个产生2 n个输出的译码器,即产生2n个最小项。从逻辑设计的角度看，不管 实际的逻辑函数需要多少个最小项，这2n个最小项 始终存在。；而实际上，大多数组合逻辑函数的最小项不超 过40个，使得PROM芯片的面积利用率不高，功耗增 加。-为解决这一问题，考虑与阵列也设计成可编程 形式来实现组合逻辑，由这一设想发明了可编程逻 辑阵列（PLA。652.3 可编程逻辑阵列（PLA）可编程逻辑阵列PLA和PROM相比之下，有如下特点：:（一）PROM是与阵列固定、或阵列可编程，而PLA是与 和或阵列全可编程；（二）PROM与阵列是全译码的形式，而PLA是根据需要 产生乘积项，从而减小了阵列的规模；（三）PROM实现的逻辑函数采用最小项表达式来描述。而用PLA实现逻辑函数时，运用简化后的最简与或式；（四）在PLA中，对多输入、多输出的逻辑函数可以利用 公共的与项，因而提高了阵列的利用率。66图PLA结构图672.3.2 PLA的应用1.PLA实现组合逻辑 例：用FPLA实现4位二进制码到格雷码 的转换。解 二进制码(B3-B0)到格雷码(G3-G0)的转换真值表如下：68二进制码转换为CRAY的真值表二进制码格雷码B3B2B1B0G3G2G1GO000000000001000100100.011001100100100110010101110110 0.101011101001000110010011:10110101111101111101100.101011011011111-0二 100111111000从表中可以得到如下最简与或表达式G3=B3G2=B3 B2=/B3*B2+B3*/B2G1=B2 B1=/B2*B1+B2*/B1GO=B1 BO=/B1*BO+BV/BO70B2BoBiB3Lro_0-1）一 1-lUoLr-o_F。-PlP2p3PAp5Pef、fJX _5d_，JJ、L_、_G3G2GiGo用PL A实现4位二进制码到格雷码的转换I】共HJT(c_q/r-)、k.F)kF、/)k,_P)、I,rF/)k1/1k/，、/q/f)k45，/)t bf卜k/T1一/，-A1 16，lO Iio 1V，o iII)rl Fk2 F3LroLrc，uLTZ.L0Lrow10aPlP2P3p4P5Ps_ G aJ_ Uct)f、CJ2_ GiJf、V_J1c_ G、J VTO用PROM阵列与PL A阵列应用的比较722.4 可编程阵列逻辑（PAL）可编程阵列逻辑器件PAL是与编程、或固定。在 这种结构中，或阵列固定若干个乘积项输出，见下 图。可电擦除、可重复编程。73PAL基本电路结构：最简单的PAL电路结构形式,阵列和一个固定的或逻辑阵列。包含一个可编程的与逻辑编程后的PAL电路：丫产I 3十 4*J 4*J 4Y2=J 2+1 21 3+31 4+11 4丫3=I J 2+J 275专用输出基本门阵列结构单纯地由“与阵列和或阵列组成一 一个输入，四个乘积，如输出采用或门，为高电 平有效PAL器件。若采用互补输出的或门，为互补输出器件。四个 乘积项通过或非门低电平输出。输入项762.可编程I/O输出结构两个输入，一个来自外部I,另一来自反馈I/O,8 个乘积。具有输出三态门和输出反馈的特点。.当最上面的乘积项为高电平时，三态门开通，I/O 可作为输出或反馈；乘积项为低电平时，三态门关断,作为输入。输入/输出及I/O773、寄存器型输出结构：也称作时序结构 或门输出通过D触发器，在CP的上升沿时到达输出。,触发器的Q端通过三态缓冲器送到输出弓脚。触发器的反 相端反馈回与阵列，作为输入参与更复杂的时序逻辑运算o CP和使能是PAL的公共端。这样的PAL器件能记忆原先 的状态，从而实现状态机中的时序逻辑功能。如向上或向 下计数、跳位、移位和分支等。4,带异或门的寄存器型输出结构把乘积项分割成两个和项。增加了一个异或两个和 项异或之后，在时钟上升沿到来时存入触发器内。.异或结构的PAL具有寄存器型PAL器件的所有特性。带异或门的寄存器输出结构79有些PAL器件是由数个同一结构类型组 成，有的则是由不同类型结构混合组成。,，如由8个寄存器型输出结构组成的PAL器 件命名为PAL16R8,由8个可编程I/O结构组成 的PAL器件则命名为PAL16L8。802.5通用阵列逻辑(GAL)2.5.1 GAL器件的基本结构；采用CMOS、E2PROM工艺，可电擦除、可重复编程。PAL型GAL器件在结构上继承了 PAL器件与阵列可编程 和或阵列固定的结构，在输出电路中采用可编程输出逻辑 宏单元(OLMC)o ONj输入 缓冲与 阵列输出 宏单元 OLMC态出冲 三输缓Q i/o图PAL型GAL器件结构81根据OLMC结构和性能不同，PAL型GAL器件 又可分为通用型、扩展型、异步型、大电流输出型 和低功耗型等几种类型。O入冲 输缓土元C 俞佯L 的宏O三输缓1/0与回现以普通型GAL16V8为例，说明GAL器件的结构组成。82GAL16V8引脚图CLK 8个输入端I8个 0端 1个时钟输入端1个输出使能控制输入端GND 123456789WG A L I 6 V8098765432121nononononoOE83GALI6V8逻辑图时钟输入端，提供时序电 路所需要的时钟信号。1CLK2/HX3 If45/f6/F789/HrS 3 S 33巴彘S鬲海(64X32)与阵列的作用是产生输入 信号的乘积项。其输入信 号为8个输入端提供的 原、反变量和8个反馈 输入端提供的原、反变量。产生这些变量的哪些乘积 项，则由对与阵列的编程 决定。输出使能控制输入 端。它作为全局控 4tB一制信号控制各I/0 端的工作方式。图GAL16V8逻辑图1、输入缓冲器（左边8个）对输入信号提供原变量和反变量，并送到与门 阵列。2、输出缓冲器（右边8个）一 提供输出信号和反馈信号，后者包括本级和相 邻级。3、输出反馈/输入缓冲器（中间8个）本级输出或相邻级输出作为输入信号送到与门 阵列，以便产生乘积项。864、与门阵列8 X8=64个与门组成，最多形成64个乘积,项，每个与门有32条输入线 16个原变量,16 个反变量），但每一个变量在编程时只能取其 一，故每个与门（一个乘积项）的实际最大变 量数为16。5、输出逻辑宏单元（OLMC）共8个，每个OMLC是一个逻辑单元，其中 一有或门、触发器、多路开关，通过编程，GAL16V8最多有16个引脚作为输入端，8个输出，端。下图为GAL器件输出逻辑宏单元。872.5.2 输出逻辑宏单元的结构时钟 便能控制CK OE图GAL器件输出逻辑宏单元(OLMC)88GAL16 V8的结构控制字-82 位-|PT63 PT32 PT31 PTO乘积项禁止位32位XOR(n)4位SYN 1位AC1(n).8位ACo1位XOR(n)4位乘积项禁止位32位12 15 12 19 16 19乘积项禁止位 32位X0R(n)4位SYN rtACl(n)81ACo ItX0R(n)4位乘积项禁止位 321图GAL16V8结构控制字89图GAL16V8逻辑图90GAL16V8结构控制字说明：1、1位同步控制字SYN,8个宏单元共用将GAL器件设置为寄存器型输出或纯组合型输出。2、1位结构控制字ACO,8个宏单元共用：多路开关控制位，与AC(n)配合使用。3、8位结构控制字AC1(n)；多路开关控制位，与ACO配合使用。4、8位极性控制字XOR(n)控制异或门的逻辑运算结果的输出极性。.5、64位乘积项使能位PTD分别控制6 4个与门是开放或关闭o912.5.3 输出逻辑宏单元的工作模式OLMC的工作模式表SYN AC0 AC1II XORn工作模式输出极性备注1 0 1 X专用输 入模式.1W11脚为数据输入二态 门不通10 0 010 0 1;专用组1合输出低电平后效 低电平后效,1脚11脚为数据输入 三态门总是选通11101111选通组.合输出低电平后效 IWJ电平白效1W11脚为数据输入 二态门选通信号为第一乘积 项0 1 1 00 1 1 1寄存/组合 输出:低电平后效 IWJ电平白效1脚为CK,1 1脚为0 E,至少另有一个0 LMC是寄存器输出0 10 00 10 1一寄存器 输出低电平后效 IWJ电平白效1脚为C K 1 1脚为0 E92OL MC的输出工作模式有如下所列出的5种：(1)寄存器输出模式SYN=0,AC0=1,ACi(n)=0(2)寄存/组合输出模式SYN=0,AC0=AC1(n)=1(3)选通组合输出模式 1SYNzACozACnJz 1(4)专用组合输出模式SYN=1,AC0=AC1(n)=0(5)专用输入模式SYN=1,ACo=O,ACi(n)=193、寄存器输出模式SYN=O,ACO=1,AC1(n)=O来自与阵列 4时钟 使能控制CK OE图寄存器输出模式94寄存器输出结构,图中，时钟CK和输出选通0E是公共的，;分别连接到公共时钟引脚1和公共选通引脚11,由时钟信号CK将组合逻辑输入打入寄存 器，并由0E选通三态门进行输出。95、寄存/组合输出模式SYN=O5 AC0=AC1(n)=1I/O(n)时钟使能控制CK OE图寄存/组合输出模式96寄存/组合输出结构OLMC中输出三态门受与阵列控制，可以编程 为使能/禁止三态门，从而确定I/O引脚的输入、,输出功能。当8个OLMC都配置成组合输入/输出结 构时，由于没有使用寄存器，该器件实现的是纯 组合逻辑。此时公共时钟引脚CK和公共选通引脚 没有任何逻辑功能。97三、选通组合输出模式SYN=AC0=AC1(n)=1OLMC(n)来自当阵列I/0(n)图选通组合输出98四、专用组合输出模式SYN=1,ACo=AC1(n)=O来自巧阵列I/O(n)图专用组合输出五、专用输入模式SYN=15 AC0=,ACJn)=1OLMC的OLMC(n)反馈到f“与”阵列图JCXOR(MfT/0(及)专用输入1002.6 可编程逻辑器件的命名法一、PAL器件的命名方法1、MMI公司老产品命名法2 功耗级别 1器件速度 8 1输出端数 L 输出方式 朴1输入端数 1器件名称1011、器件名称：可编程阵列逻辑2、输入端数：163、输出方式：结构代码常用记助符:H=高电平有效；C=互补输出.L=低电平有效；R=寄存器型输出X=带寄存器的“异或”门A二带寄存器的算术功能结构。4、输出端数：85、器件速度：速度等级表示传输延时，一般有以下等级 空白=35ns；A=25nsB=15ns；D=10ns6、功耗级别：空白:全功耗 180240mA2=半功耗 90105mA-4=1/4 功耗 45255mA 1092、MMI公司新产品命名法51器件速度 Q 功耗级别8 输出端数L 1 输出方式 林I 输入端数C 1 X 艺1器件名称1031、工艺标志空白=TTL；10H=10KHECL；2、功耗级有四种标志空白=全功耗H=半功耗Q=1/4功耗C=CMOS100=100KECL180 240mA9 0-105 mA4 5 55 mAZ=0功耗，0 J mA维持电流3、其他同MMI公司的老产品命名1043、AMD公司老产品命名法功耗级别 器件速度8 输出端数 L 输出方式 依I输入端数L汹1器件名称A1051、器件名称：可编程阵列逻辑2、输入端数：163、输出方式：结构代码常用记助符H=高电平有效；C=互补输出L=低电平有效；R=寄存器型输出XP=带寄存器的“异或”门:A二带寄存器的算术功能结构。4、输出端数：85、器件速度：速度等级表示传输延时，一般有以下等级 空白=35ns；A=25nsB=15ns；D=10ns6、功耗级别：空白:全功耗 180240mAL=半功耗 90105mAQ=1/4 功耗 4555111A3、AMD公司新产品命名法L 1器件速度 I功耗级别 W 1输出端数 1输出方式 1输入端数 C 1 I 艺 I器件名称工艺标志有两种：空白=TTL；C=CMOS 其他同AMD老产品命名。1073、NSC公司产品命名法C I温度范围 N I封装类型 A 1器件速度2 输出端数 L 输出方式 输入端数L汹I器件名称DNSC公司的PAL系列器件米用低功耗肖特基TTL工艺。1082、输出结构有六种记助符。H=高电平有效；L=低电平有效；C=互补输出；R=寄存器型输出;X=带寄存器的“异或”门；A=带寄存器的算术功能结构3、速度等级表示传输延时，有三中等级空白=标准速度(40ns);A：低功耗(35ns,150mA);A1=高速度，中功率(25ns,180mA)4、封装类型有2种N=DIP(塑料双列直插)；J=陶瓷双列直插5、工作温度范围C=0+75C；M=-55+125109不同输出结构输出方式代码有些寄存器型器件可以用作组合型器件，只要将 其所带的触发器旁路即可，如PAL22V10。简单组合 型器件的结构代码如下：代码含义示例-H局电平有效输出PAL10H8L,低电平有效输出PAL16L8P可编程输出极性PAL16P8C互补输出PAL16C1XP,异或门、可编程输出极性AmPAL22XP10S1,1 积项换向或积项共享PAL20S10110寄存器型结构代码含义示例R寄存器型输出PAL16K8X异或门输出；PAL16X4RP寄存器型输出，极性可编程PAL16RP8RS寄存器型输出，积项换向PAL20RS10V.通用型AmPAL22V10111定序器型结构代码含义示例X异或门PAL20X10XRP异或门，极性可编程AmPAL20XRP10RX:寄存器型，异或门 1PAL22RX8S 定序器型AmPAL23S8M先进的宏单元型AmPALC29M16VX各种不同的乘积项分配，异或门PAL32VX10112异步型结构代码含义示例RA寄存器型，异步的PAL20RA10MA异步型单兀AmPALC29AM16异步型PAL器件器件名.输入端数输出 端数乘积项数/输 出速度 tpD(ns)维持Icc(mA)PAL16RA8168430170PAL20RA10-20PAL20RA1020*（包反馈）10420*30*200200AmPALC29M16-35AmPALC29MA16-4529*（包反馈）16；4-12+（乘积项换向）3545 11203 120PAL器件的封装技术过去集成电路常采用塑料或陶瓷的双列直插式封 装DIP(Dual In-Line Package)随着集成度的提高和 功能的增强，以及输入/输出引脚的增多，相应的封装 技术也有很大的改进和提高。下面介绍几种主要的封 装技术：(1)SKI NNY DI P膜状的双列直插式封装。(2)PGA(Pin Grid Awragc)引脚网格阵列封装。(3)FLATPACK(Flat Package)扁平封装114(4)PLCC(PIast i c Leaded Chi p Car r i er)塑料有引脚的芯片基座封装(芯片载体)。它是一种方 形的JEDEC标装塑料封袋，引脚分布在组件的四周，引脚向下 弯曲成“J钩”状，特别适合于自动化装配，有20、28、44、68、84引 o(5)LCC(Leadless Chi p Carri er)无引脚的芯片基座封装，它是一种方形的陶瓷ic封装,没有引脚，通过与器件封装齐平的触点实现连接，有20、28、44、68 o(6)SOGP(Smal I Out I i ne Gul I-wi ng Package)简称SO封装，具有DI P封装的外形和PLCC封装的紧凑性。SO封装引脚貌似PLCC,但向外延伸，因而焊接容易，焊点安全 可靠，适合于表面安装工艺，对器件进行自动化装配。115表1封装形式与形状对照表通孔封装表面安装封装一DIP（双列直插式封装）SO或SOP（小外形 封装）QFP（四边扁平封装）SH-DIP（收缩双列直插式封 装）LCC（无引线芯片载体）SK-DIP.SL-DIP（膜状双列直插式.细长双列直插式）PLCC.SOJ（有相端引线塑料芯 片载体）SIP（单列直播式封装）BGA 球栅阵列ZIP Z字形直插式封装）*TCP（带载封装）PGA（针栅阵列或柱形封 装）way1C SP（芯片规模封装116WWW wwMMI和AMD封装助记符对照表封装类型MMI公司AMD公司说明Plastic DIPNP塑封双列直插式Plastic SKINNY DIPNSP 塑封膜状双列直插式 Ceramic DIPJD陶瓷封双列直插式Ceramic SKINNY DIPJSD陶瓷封膜状双列直插式PLCC-20pinNLJ20引脚的塑料有引脚芯片载体PLCC from 24 DIP,JEDECFNJ24引脚的塑料有引脚芯片载 体，符合JEDEC标准PLCC from 24-pin,DIPNL24引脚的塑料有引脚芯片载体PLCC from 28-pin,DIP,FNJ28引脚的塑料有引脚芯片载体LCCLL无引脚的芯片载体-W-AMD和MMI公司可编程逻辑产品对照表AMDMMI说明器件号速度/功耗器件号速度/功耗AmPAL16R8DAmPAL16R6DAmPAL16R4D10/180PAL16R8DPAL16R6DPAL16R4D10/180AmPAL16R8BAmPAL16R6BAmPA