3D IC-TSV技术的散热特性研究.pdf

技术专栏TechnicalColumn3D IC-TSV技术的散热特性研究李丹，刘四平，黄立恒，韩玥鸣，武艺宁（西安西测测试技术股份有限公司，西安7 10 0 0 0）摘要：基于3DIC一TSV互连技术，提出了考虑硅通孔的温度解析模型，Matlab分析表明：在芯片堆叠层数及芯片工作状态相同的情况下，考虑硅通孔之后的芯片温度比未考虑硅通孔时要低；在通孔直径不变的情况下，最高层芯片温度随间距P的增大而增大；在间距P不变的情况下，最高层芯片的温度随通孔直径D的减小而增大。通过热分析软件Icepak件对模型进行仿真，所得结果与Matlab仿真结果相对比，误差相差甚小，充分说明了硅通孔对芯片散热的有效性。关键词：3DIC；硅通孔；温度模型；最高层芯片；Icepak中图分类号：TN40文献标识码：文章编号：10 0 4-7 2 0 4(2 0 2 3)0 6-0 0 54-0 7Study of Thermal Conductivity of 3D IC Based on Silicon ViaLI Dan,LIU Si-ping,HUANG Li-heng,HAN Yue-ming,WU Yi-ning(Xian XICE Testing Technology Co.,Ltd,xian 710000)Abstract:Based on through-silicon-via TSV interconnect technology of 3D IC,An analytical modelfor the temperature of silicon vias is proposed.Matlab analysis showed that When the number ofstacked layers and the chip work are the same,the chip temperature after considering the silicon viasis lower than that without considering the silicon vias.In the case of constant hole diameter,themaximum chip temperature increases with the increase in pitch.In the case of constant pitch,thetemperature of the top chip increases with the decrease of the diameter of the silicon via.The modelis simulated by heat analysis software Icepak,Compared with the Matlab simulation results,the erroris very small,The validity of silicon through hole on chip heat dissipation is fully explained.Key words:3D IC;silicon via;temperature model;top chip;thermal management;icepak引言自摩尔定律1.2 1提出以来，微电子器件尺寸日益缩小，工艺技术不断改进，电子产品性能得到了极大的改善。但是随着一些工艺技术受到各方面的限制，器件尺寸的进一步减小仍然存在许多难题。3DIC作为一种新生的三维集成电路，已被广泛应用于各种领域，它能够有效解决传统的二维集成电路的性能，并且能够通过三维堆叠的形式，极大地降低系统的功率密度，但是也会面临严重的散热问题，这也是三维集成技术的一个挑战。在这种情况下，如何采取有效的措施来管理和控制三维集成电路的温度，以及解决其中的散热难题，已经成为推动三维集成技术进步的重要因素。近年来，TSV技术已经成为半导体领域的一项重要突破，其优势显著：既推动了摩尔定律的进一步发展，又拥有极低的尺寸成本，同时还大大增强了3DIC系统的散热效率，使其成为当今半导体领域的主流。3DIC-TSV设计采用了一项领先的工艺，它采用在芯片与芯片之间、晶圆与晶圆之间制作垂直导通，以达到芯片之间互联的目的。TSV技术的应用，不仅可以使芯片实现三维方向上的极致集成，而且还具备极少的体积，从而极54环境技术/Environmental TechnologyT/技术专栏(1)大地加快了芯片的运行速率，同时也极大地降低了芯片功耗，并且还极大地优化了整个系统的散热特性。在3DIC热管理研究分析中，一维近似热传导解析模型经常用来预算3DIC热特性。在文献3，提出了3DIC温度分布的一维解析模型，并通过模型预测了每层芯片的温度变化情况。文献4-5 进行了三维集成电路的热分析，并提出了一个分析模型，估算了温度。文献提出了一种用于将3DIC中的功率分布转换为另一温度分布的数值模拟方法。由于TSV通常的填充材料为铜，其导热系数较大，可以有效降低芯片温度，因此温度分析模型加入TSV因子是必要的，而文献3-6 都未考虑TSV对芯片温度的影响。本文基于3DIC系统集成为研究对象，依据热力学理论，计算所得TSV的最优直径与间距，应用matlab软件进行仿真，所得结果与Icepak热仿真软件的结果进行对比，说明硅通孔有利于芯片的散热。1三维芯片热分析1.1不考虑TSV的温度解析模型根据图1，三维芯片的结构可以分解为由n层芯片堆叠而成，其底部连接热沉或基板，各层芯片之间采用粘合层进行粘合，各层芯片由si衬底和绝缘层构成，热量由每层芯片上有源层产生，假设第n层芯片的热耗为Qn。图2 为图1对应的一维热传输模型，芯片内部的热量沿着垂直于芯片的方向上进行传输，最后经过热沉散发出去。其中Rhs、Rk 分别表示为热沉、封装的热阻；Rein、Re g l e n、Ri mn 分别表示为第n层的硅衬底、粘合层和绝缘层的电阻；R.表示为第n层芯片的总热阻。在三维芯片中，由于各层间的粘合层和绝缘层的热导率很低，使得层间的热量传递变得极其缓慢，甚至无法传递下去，每层内部温差相对于各层间的温差可以忽略不计，所以每一层的温度可以定义为每一层的平均温度。三维芯片结构可看成由n层温度不同的二维芯片堆叠而成，依据傅立叶热流分析理论得知，热流可近似为电流I，温度可近似为电压V，热电阻可近似为电阻R。那么第n层温度可表示为：T,-2;(20.式中：R一第j层的热阻；Qm一第m层的功耗;n一叠层芯片总层数。假定每层芯片功耗相同，均为Q，第一层芯片热阻绝缘层+QnJ-nsi-n粘合层绝缘层！11J-3si-3粘合层绝缘层J-2si-2粘合层绝缘层J-=1si-1封装热沉或基板图13DIC的结构示意图RinsQnRsi-nRglue-nRins-nQ2Rsi-2Rglue-2Rins-2Q1Rsi-1RpkRhs图2 热传输模型1*Q3Q2*Q1RnR2R12023年6 月/June 202355技术专栏 TechnicalColumn为Ri,其余层热阻相同，均为R，那么最高层芯片（第n层）温度可表示为：RT,n2从图2 中可以看出，其余层的热电阻R是si衬底，绝缘层和粘合剂层的总和，第一层热电阻包括si衬底，封装和热沉。由于热阻定义为R=l/KS，1：热流传导的长度，S是热流的横截面积，K是材料的导热系数，Q是芯片功耗，n是叠层芯片总层数，所以R和R，可以表示为：R,=R.,+Rpt+Rms(3)K,sR=R.+Rguo+RmmK.SKglgheSinsKuSlue式中：S一芯片的面积;Rns、Rp k 一热沉、封装的热阻；Ri、Rg l e、Ri n s s i 衬底、粘合层、绝缘层的热阻；l.i、l g l u e、l ms i 衬底、粘合层、绝缘层的厚度；ksi、k g l u e、k i n s s i 衬底、粘合层、绝缘层的热传导率。1.2考虑TSV后的温度解析模型（适用于matlab)在三维芯片中，TSV一般填充材料为铜，其热导率大，散热性能强，但是如果忽略考虑TSV，就可能导致芯片温度过高，甚至损坏。因此，在分析三维芯片热特性时，必须充分考虑TSV的影响，以确保芯片的正常运行。TSVTSVJ-n粘合层绝缘层图3为考虑TSV后三维芯片的结构示意图。图4为图3加入TSV后对应的三维芯片的热传输模型，其R中Rrsv1为第一层通孔的热阻，Rrsv为其余各层通孔的(2)21+R.s+RmTSVTSV绝缘层si-n热阻。假设每层芯片中通孔的面积总和为Srsv，芯片面积总和为S，则可知TSV占芯片面积总和的比例因子为r=Srsv/S。在研究TSV的情况下，传输模型如图4所示。每层的热阻被修改为原来热阻和并联的TSV热阻Rrsv。添加TSV后，芯片的剩余部分芯片面积为（1-r）S。这样，可以得到第一层热阻为：R,=Rrsv ins(4)Q n+Rm+RnsKs,(1-r)s+Rms+RkK,(1-r)SKTsvrs其余各层热阻为：11R=glue(1-r)sks1si(1-r)sksi至此，得到在考虑TSV之后，三维芯片中最高层温度解析模型为：Rtsv(5)pkRTSVglueKrsvrsRinsQRsi-nQRsi-2(6)+glueins1mins-2Rglue-2Rtsv1?Q3J-3si-3粘合层绝缘层J-2si-2粘合层绝缘层J=1si-1封装热沉或基板图3考虑TSV后的3DIC结构示意图QQ2MRsi-1Rtsv2WQ 1RpkRhs图4考虑TSV后的3DIC热传输模型56环境技术/Environmental Technology/技术专栏P-D一除了通孔之外，芯片的其余面积；1Tn=-r)SKsiKglheKins1si1si+Ksi(1 r)sKTsVrS11siKsiKglueKisKTsv.rS(7)1.3考虑TSV后的温度解析模型（适用于ANSYSIcepeak)由于在Icepeak建模中，需要输入通孔的直径与数量，所以在1.2 节所建立的模型中，通孔占芯片的总面积r已经不适用于该仿真软件。本文需要建立一个关于通孔直径与数量的模型，图5为第i层芯片俯视示意图。其中芯片的面积为10 10 mm，D 为TSV直径，P为两个TSV之间的间距。则根据傅里叶热流分析理论，得到第一层热阻为：P21R1：元SP2D24其余各层热阻为：P21RSP2式中：P一硅通孔之间的间距；D一硅通孔的直径，单位为mm;TSV图5Icepak中的3DIC结构示意图1siIghve1si1siKsiKrsvD2元41silglne元KsiKghieKinsD?KTsv.D244lghie+Rpk+Rhs)1insIsi+Iglue+lis-1+Rpk+Ris(8)linsIsi+lghie+l1723元1insIsi+Ighve+linsKTsv.r.S)/2Jn)(9)24硅通孔的数量。至此，得到在考虑TSV后，三维芯片中最高层温度解析模型为：RTn=QL2一n2+(RI211si=Q（-KsiKglheKinsKD元P2D24P21元SP2xD24P21元D?SKsiKglueKinsP2KTSV.-D2442matlab进行模型的验证与讨论在本节中将对建立的3DIC结构模型引用matlab软件进行分析验证，各参数值的典型值见表1。2.1在考虑和不考虑TSV时，最高层芯片温度随芯片层数n变化通过matlab仿真发现：随着芯片层数n的增加，最高层芯片的温度呈现出明显的上升趋势。当未考虑TSV、n=8 时，最高层芯片的温度如图6 中黑色曲线所示为150；当考虑TSV时，图6 中的紫色、红色、蓝色三条线对应的通孔占芯片面积的比例因子r值分别为0.0001、0.0 0 1、0.0 1，可以看出添加通孔时的最高层芯片的温度明显比无通孔时减少了很多。当r=0.0001、n=8时，最高层芯片温度为147，比无通孔时降低3；当r=0.001、n=8 时，最高层芯片温度从未考虑通孔时的温度150 降低到136，降低14；当r=0.01、n=8 时，表1各参数典型值Q/W1s/um0.750Ks/(Wmkl)Kglue(Womk-l)1500.25Rns/(KW-1)Rpx/(KW-1)220R1siKsiKDD241siIghvelalue/um2Krsv/(Wmkl)390S/mm210X10lghie1si1inslins-)+Rpk+Ris)元1ins/um8.8Kins/(Wmk-l)0.07Isi+lglie+lis4D(10)n22023年6 月/June 202357技术专栏 TechnicalColumn最高层芯片的温度为12 6，比无通孔时降低了2 4。这是由于通孔具有散热作用。2.2讨论芯片层数n=8时，最高层芯片温度随通孔占芯片面积的比例因子r的变化图7 为芯片层数n=8时，最高层芯片温度随通孔占芯片面积的比例因子r的变化曲线。从图7 中可以看出，当n=8、r=0.0 0 0 1时，最高层芯片温度为150；当n=8、r=0.0 0 5时，最高层芯片温度为12 8，比n=8、r=0.0001时最高层芯片温度下降了2 2，下降率为14.7%；当n=8、r=0.0 1时，最高层芯片温度为12 6，相比n=8、r=0.0 0 5时最高层芯片温度下降了2，下降率为1.56%；当n=8、r=0.0 15时，最高层芯片温度为125，相比n=8、r=0.0 1时最高层芯片温度下降了1，下降率只有0.7 9%，下降幅度很小；随着r的继续增大，最高层芯片温度变化差值十分微小。所以，在进行三维芯片研究设计时，对于芯片层数n=8的情况，最佳通孔占芯片总面积比例因子r的最佳推荐范围在（0.5 1）%之间。2.3讨论通孔直径不变的情况下，最高层芯片温度随间距P的变化图8 为当D=0.005mm、P从（0 0.3）mm变化时，三维芯片中最高层芯片温度随TSV间距P的变化曲线。从图中可以看出，随着TSV间距的增大，最高层芯片的150紫色125蓝色100755025温度不断增加，从12 3上升到151，并无限接近于无TSV时的温度。2.4讨论通孔间距不变的情况下，最高层芯片温度随通孔直径D的变化图9为当P=0.2mm、D 从（0 0.0 2）mm变化时，三维芯片中最高层芯片温度随通孔直径D的变化曲线。从图中可以看出，随着硅通孔直径的减小，最高层芯片的温度不断增大，并无限趋近于无TSV时的温度，这与图6中所得结果相一致。2.5讨论9个直径为0.35mm的通孔时，最高层芯150145140130125120图7最高层芯片温度随通孔占芯片面积的比例因子r的变化(n=8)155黑色150145140免13 5黑色未加通孔紫色r=0.0001红色r=0.001蓝色r=0.0123图6最高层温度随芯片层数n的变化0.0113012512045芯片层数（）0.02通孔占芯片面积的比例因子670.03800.040.050.1图8 最高层芯片温度随通孔间距P的变化0.050.150.2间距P（mm）0.060.250.070.30.080.3558环境技术/Environmental Technology/技术专栏片温度随芯片层数n的变化如图10 所示为9 个直径为0.35mm的通孔（即通孔占用总芯片面积为0.0 1），最高层芯片温度随芯片层数的变化曲线图。可以看出，当n=8时，最高层芯片温度为12 7，其所得结果与图6 中r=0.01时的结果相一致。3Icepak建模与仿真为了验证matlab仿真结果的正确性，本文采用Icepak专业热仿真软件，对三维芯片结构进行建模并仿真，所得结果与matlab结果进行对比，并采用适当的散热方式将最高层芯片温度降低到正常的工作范围。3.13DIC模型的设计本文简化模型尺寸如下，热沉为7 5mm75mm，芯片的封装尺寸为15mm15mm，裸片的尺寸为10mm10mm，每个芯片的功耗为0.7 W，器件放置在热沉的中心，图11所示为八层芯片堆叠的仿真模型。3.2仿真及其结果分析由于在1.3节已给出适用于Icepak的考虑硅通孔的温度解析模型，本节在此基础上进行验证。此简化模型中，八层芯片堆叠，每层芯片面积为10 mm10mm，硅通孔数目为9 个，通孔直径为0.35mm，每个芯片功率为0.7 W。该模型求解计算设置为：采用自然冷却散热方式，不考虑流动压力特性和辐射选项，环境温度为20，得到的未加通孔与考虑通孔后的最高层芯片的温度分别如图12、13所示。从图12、图13分别可以看出，当n=8时，未加通孔时最高层芯片的最高温度为155.6 92，考虑通孔时最高层芯片的温度为12 9.8 7 9，此仿真结果与matlab仿真结果150 相差5.6 9 2，12 7 相差2.8 7 9。由此说明matlab仿真结果与Icepak仿真结果的误差相差甚小，有力地证明了未考虑硅通孔与考虑硅通孔对最高层芯片的温度的影响特性。4结论本文主要研究3DICTSV技术，首先提出在无TSV150145140（.)13513012514012010080.)60402010.002 0.0040.0060.0080.010.0120.0140.0160.0180.02通孔直径D（m m）图9最高层芯片温度随通孔直径D的变化23图10最高层芯片温度随芯片层数n的变化75图11Icepak中的3DIC结构示意图4芯片层数（n）565782023年6 月/June 202359技术专栏 TechnicalColumn时的n层芯片的温度解析模型，得到其最高层芯片的温度，发现在3DIC中，芯片堆叠层数越高，散热越困难，因而考虑TSV时的n层芯片温度解析模型，基于matlab软件，研究了无硅通孔与有硅通孔（r=0.0001，r=0.001，r=0.0 1）时的最高层芯片的温度，从曲线中可以看出：在考虑硅通孔的情况下，且通孔的面积越大时，最高层芯片温度越低，由此说明了TSV有助于芯片散热。相继也讨论了在通孔直径不变的情况下，最高层芯片温度随间距P的增大而增大。在间距P不变的情况下，最高层芯片的温度随通孔直径D的减小而增大。由于在Icepeak软件中进行分析时，建模需要精确硅通孔的直径大小及数目，所以在考虑TSV的时候需要重新推导公式，考虑通孔直径D和通孔的间距P对于温度的影响因素。基于matlab软件分析发现：在考虑了9个ANSTTemperature C155.692152.974150.255147.537144.819142.100139.382136.663133.945图12 未加通孔时最高层芯片的温度分布图AVSTemperaturec129.879127.430124.982122.534120.085117.637115.188112.740110.291图13考虑通孔时最高层芯片的温度分布图直径为0.35mm的硅通孔，及r=0.01时的温度解析模型，对于3DIC设计是最佳的工作温度。因此，在Icepeak软件进行建模分析，参数与matlab仿真一致，得到的结果与matlab仿真结果一致，由此说明了考虑硅通孔有助于芯片的散热。参考文献：1 MooreGE.CrammingMoreComponents onto IntegratedCircuits.Electronics,1965,38(8):114-117.2童志义.后摩尔时代的封装技术J.电子工业专用设备，2 0 0 8,39(9):18-25.3 WanL.SiP/SoPTechnologyand Its ImplementationC/International Conference on Electronic PackagingTechnology&HighDensity Packaging,2008.Icept-Hdp.IEEE,2008:1-3.4 Jain A,Jones R E,Chatterjee R,et al.Analytical andNumerical Modeling of the Thermal Performance of Three-Dimensional Integrated Circuits J.IEEE Transactions onComponents&PackagingTechnologies,2010,33(1):56-63.5 Im S,Banerjee K.Full chip thermal analysis of planar(2-D)and vertically integrated(3-D)high performance ICsC/Electron Devices Meeting,2000.IEDM“00.Technical Digest.International.IEEE,2000:727-730.6Banerjee K,Souri s J,Kapur P,et al.3-D ICs:A novel chipdesignfor improvingdeep-submicrometerinterconnectperformanceandsystems-on-chip integrationJ.Proceedings oftheIEEE,2001,89(5):602-633.7Zhou H,Macii E,Yan Z,et al.Proceedings of the 17th ACMGreatLakessymposiumonVLsiJ.8陈怡然，系统单芯片之外的另一种选择-SOPJ.电子测试，2004(1):98-101.9王凤娟，朱樟明，杨银堂，等，考虑硅通孔的三维集成电路最高层温度模型J.计算物理，2 0 12,2 9(4):58 0-58 4.10王凤娟.基于硅通孔（TSV）的三维集成电路（3DIC）关键特性分析D.西安电子科技大学，2 0 14.作者简介：李丹（1993-），女，研究生，工程师，主要从事环境与可靠性试验研究工作。刘四平（198 4-），女，研究生，高级工程师，主要从事环境与可靠性试验研究工作。黄立恒（1991-），男，本科，工程师，主要从事环境与可靠性试验研究工作。韩玥鸣（1996-），女，研究生，中级工程师，主要从事环境与可靠性试验研究工作。武艺宁（1991-），女，本科，工程师，主要从事环境与可靠性试验研究工作。60环境技术/Environmental Technology