4路抢答器课程设计报告.doc

4路抢答器设计报告目录一 设计任务和要求21.1设计目的21.2设计任务21.3设计要求2二 设计的方案的选择与论证3三 电路设计计算与分析43。1锁存电路的设计43。2编码器电路的设计53。3译码器电路和数码管显示电路的设计63.4倒计时电路的设计73.5时钟电路的设计93.5整体电路（具体清晰电路请详见附件）9四 总结及心得10五 附录12六参考资料12一 设计任务和要求1.1设计目的（1）掌握数字抢答器的设计方法。(2）学会安装与调试由分立器件与集成电路组成的多级电子电路小系统。1。2设计任务设计四路抢答器，具体要求如下： （1）主持人按动启动按钮，抢答开始，同时开始10秒的倒计时；（2）四名抢答选手编号分别为1-4,各自控制一个按钮进行抢答，有人按下时,扬声器给出声音提示，倒计时电路停止计时，同时显示抢答选手的号码,。（3）选用7段LED做显示器。1.3设计要求(1)合理的设计硬件电路,说明工作原理及设计过程,画出相关的电路原理图（运用Multisim电路仿真软件）；（2）选择常用的电器元件(说明电器元件选择的过程和依据）; （3）对电路进行局部或整体仿真分析;（4)按照规范要求,按时提交课程设计报告（打印或手写)，并完成相应答辩.二 设计的方案的选择与论证抢答电路:使用74ls175作为锁存电路，当有人抢答时， 利用锁存器的输出信号号将时钟脉冲置零，74ls175立即被锁存，同时蜂鸣器鸣叫，这时抢答无效，使用74ls148作为编码器，对输入的型号进行编码，输出4位的BCD码,再将这四位的BCD码输入共阳极数码管里显示出抢答者的编号。主持人电路：；利用74ls190计数器作为倒计时的芯片,当主持人按下抢答按钮时，74ls190被置九，同时将显示上次抢到题目的选手编号的数码管清零，并开始倒计时,，并通过74ls47编码器将记时时间进行编码，并送到7段共阳极数码管，显示此时的时间.假如在9秒内有人抢答，则计数器停止倒计时，将锁存器锁存，禁止选手抢答，蜂鸣器鸣叫。系统原理框图如图2。1所示：门单元电路主持人按钮选手抢答锁存器编码器译码器数码管倒计时编码器数码管1khz脉冲电路1hz脉冲电路单稳态电路蜂鸣器电路图2.1 系统原理框图三 电路设计计算与分析3.1锁存电路的设计锁存器电路采用以74ls175为中心的锁存器系统,当4个抢答输入端中出现高电平输入时信号时，锁存器立即锁存，禁止抢答,其原本为4个高电平的输出端也变成3高一低，可以利用一个4输入与非门将其与非,再接一个非门后，可以与74ls175的时钟信号相与非,使得CLK端的输入信号为低电平，从而阻止其余选手的抢答，从而达到锁存的目的。74ls175的真值表如下：表3。1 74ls175真值表输入输出RDCP1D2D3D4D1Q2Q3Q4QLLLLLH1D2D3D4D1D2D3D4DHH保持HL保持锁存器的单元设计电路如图3。1所示：图3.1锁存器单元设计电路3.2编码器电路的设计编码器采样74ls148作为编码芯片,将输入的信号进行编码，然后输出2二进制码，由于74ls148为优先编码器，故需要将其未用到的高优先级的端和74ls175的输出的4与非端进行连接，避免在无人抢答时输出信号。74ls148的真值表如下图：表3。2 74ls148真值表输入输出E101234567A2A1A0GSEO11111101111111111110000000100100101001101001001110110100111110001001111110101001111111100100111111111101原理图如下：图3.2 编码器电路原理图3.3译码器电路和数码管显示电路的设计抢答部分和倒计时部分的译码器均采用74ls47芯片，而数码管则选择与之相对应的7段共阳数码管搭配，译码器电路和数码管显示电路设计如下：74ls47的真值表如下：表3。3 74ls47真值表DCBAQAQBQCQDQEQFQG说明010000000试灯01111111熄灭10000001111111灭零111000000000010110001100111111100100010010211001100001103110100100110041101010100100511011011000006110111000111171110000000000811100100011009原理图如下：图3.3 译码器电路和数码管显示电路3.4倒计时电路的设计倒计时电路采用74ls190作为倒计时芯片，并将其输入端置九，CLK信号输入端采样1Hz的信号输入，同时可利用其借位输出端MAXMIN来控制抢答端，并且可以让电路在到零时保持。74ls190工作方式选择表及脉冲始终输出真值表如下:表3。4 74ls190真值表输入工作模式置数使能加/减时钟CLK100加计数101减计数0置数（同步）11保持（不变）使能最大/最小MAX/MIN时钟CLK脉冲时钟01低电平脉冲低电平脉冲1101原理图如下：图3.4倒计时电路原理图3。5时钟电路的设计在本电路中需要两种时钟脉冲,一种是给74ls175提供的1khz脉冲信号，另一种是给倒计时电路74ls190提供的1hz,根据555多谐振荡器的频率计算公式：可以求得1hz的电路电阻均取47k,电容取10uf，而1khz电路的电阻取4。7k，电容取0。1uf。图3.5时钟设计电路原理图3。5整体电路（具体清晰电路请详见附件)图3.6 整体电路设计图四 总结及心得本电路使用了锁存器，编码器，译码器数码管等构成倒计时电路使用了74ls190等电路实现倒计时，并利用使能端及门电路，实现各项锁存，鸣叫，清零等功能,总结如下：优点：电路功能原理清晰,各项功能均达到了要求，显示准确，反应灵敏,无竞争冒险现象，基本满足了普通竞赛的抢答要求.缺点：如果长按住按钮不放，主持人清零后将能获得抢答权，且由于编码器电路是优先编码器，所以如果两人抢答时间间隔在1ms以内，将出现编号靠前的选手获得抢答权的情况。改进:可以更改促发器的类型，如使用jk触发器代替，则长按无效,或者在抢答端添加一个发光二极管，当有人作弊，二极管就会亮,从而阻止选手长按按钮的缺陷。心得体会:持续两个星期的课程设计结束了，我们的设计虽然有一些小毛病，但总体上还是很成功的.两周的时间虽然很短暂,但从中获益匪浅。 毕竟在课堂上学习的内容真真正正能用到实际是有点超乎我们的想象，而且要把理论知识付诸实践确实非一件易事.我从最初的设想设计一个什么样的数字电路到绘制电路图，然后打印排版，最后校正设计中的漏洞与不足。整个过程中我翻阅资料，上网查找有关内容，马不停蹄思考如何绘制电路,并和周围同学进行着一遍又一遍的交流与设计思想。首先对数字电路这门课程有了更深的了解,因为课程设计本身要求将以前所学的理论知识运用到实际的电路设计当中去,在电路的设计过程中，无形中便加深了对数字电路的了解及运用能力，对课本以及以前学过的知识有了一个更好的总结与理解；以前的数字实验只是针对某一个小的功能设计，而课程设计对我们的总体电路的设计的要求更严格，需要通过翻阅复习以前学过的知识确立了实验总体设计方案，然后逐步细化进行各模块的设计。例如: 74ls190芯片的使用原理和作用，用它构成倒计时电路的方法,还有一个难题就是怎么来选择我们所需要的芯片，从而实现我们所想实现的功能.其次，以前接触过仿真软件multisim的基本应用，这对我们以后的工作和学习的帮助都很有用处.但是在电路仿真的过程中出现大量问题，需要我们细心解决，不能一味依赖仿真软件。所以，我对电路故障的排查能力有了很大的提高。但由于是自己学习没有专业指导难免有一些我们不了解的功能。所以我们以后要多接触和了解一些仿真软件，多向老师请教学习。最后,感谢学校给我们这次机会,感谢老师的悉心指导.通过这次课设让我明白了理论和实际操作之间差距，而且也让我很明确得意识到自己在数电上有很多的知识漏洞,以后应该多钻研一下。从这过程,我锻炼了自己的动手能力，独立思考能力，分析实践能力，并学会了把自己的设计经验和思路拿出来与大家分享。五 附录表5。1 电路元件清单：名称及标号型号及大小封装形式数量锁存器74ls175DIP161个编码器74ls148DIP161个译码器74ls48DIP162个计数器74ls190DIP161个3与非门74ls20DIP142个2与非门74ls00DIP142个非门74ls04DIP142个555LM555DIP141个复位开关SW-PBSWPB5个电阻200AXIAL0。35个47kAXIAL0.32个35kAXIAL-0.31个4。7kAXIAL-0。32个10kAXIAL0。31个10AXIAL-0。31个电容100ufRB.3/。61个10ufRB.2/。41个104RAD0。21个103RAD-0。12个7段共阳数码管-2个蜂鸣器-1个六参考资料（1）阎石。数字电子技术基础。北京：高等教育出版社，2013(2）薛鹏骞.电子设计自动化技术实用教程。 江苏:中国矿业大学出版社,2007 （3）康华光.电子技术基础数字部分.北京:高等教育出版社，2006（4）王彦明.大学生电子设计与应用.北京：中国电力出版社,2007（5）张钦双.实用电子电路200例。北京：机械工业出版社，2003（6）陈有卿。实用555时基电路300例。北京：中国电力出版社，2004(7）常华.仿真软件教程.北京：清华大学出版社，2006（8）网络资料。六国电子网13